Lines Matching refs:_MMIO_PORT
237 #define _MMIO_PORT(port, a, b) _MMIO(_PORT(port, a, b)) macro
1757 #define BXT_PHY_CTL(port) _MMIO_PORT(port, _BXT_PHY_CTL_DDI_A, \
1777 #define BXT_PORT_PLL_ENABLE(port) _MMIO_PORT(port, _PORT_PLL_A, _PORT_PLL_B)
5782 #define DP_AUX_CH_CTL(aux_ch) _MMIO_PORT(aux_ch, _DPA_AUX_CH_CTL, _DPB_AUX_CH_CTL)
8868 #define PCH_DP_AUX_CH_CTL(aux_ch) _MMIO_PORT((aux_ch) - AUX_CH_B, _PCH_DPB_AUX_CH_CTL, _PCH_DPC_AU…
9957 #define DP_TP_CTL(port) _MMIO_PORT(port, _DP_TP_CTL_A, _DP_TP_CTL_B)
9979 #define DP_TP_STATUS(port) _MMIO_PORT(port, _DP_TP_STATUS_A, _DP_TP_STATUS_B)
9993 #define DDI_BUF_CTL(port) _MMIO_PORT(port, _DDI_BUF_CTL_A, _DDI_BUF_CTL_B)
10114 #define PORT_CLK_SEL(port) _MMIO_PORT(port, _PORT_CLK_SEL_A, _PORT_CLK_SEL_B)
10307 #define MG_PLL_ENABLE(tc_port) _MMIO_PORT((tc_port), _MG_PLL1_ENABLE, \
10316 #define MG_REFCLKIN_CTL(tc_port) _MMIO_PORT((tc_port), \
10328 #define MG_CLKTOP2_CORECLKCTL1(tc_port) _MMIO_PORT((tc_port), \
10348 #define MG_CLKTOP2_HSCLKCTL(tc_port) _MMIO_PORT((tc_port), \
10362 #define MG_PLL_DIV0(tc_port) _MMIO_PORT((tc_port), _MG_PLL_DIV0_PORT1, \
10377 #define MG_PLL_DIV1(tc_port) _MMIO_PORT((tc_port), _MG_PLL_DIV1_PORT1, \
10390 #define MG_PLL_LF(tc_port) _MMIO_PORT((tc_port), _MG_PLL_LF_PORT1, \
10403 #define MG_PLL_FRAC_LOCK(tc_port) _MMIO_PORT((tc_port), \
10417 #define MG_PLL_SSC(tc_port) _MMIO_PORT((tc_port), _MG_PLL_SSC_PORT1, \
10437 #define MG_PLL_BIAS(tc_port) _MMIO_PORT((tc_port), _MG_PLL_BIAS_PORT1, \
10449 #define MG_PLL_TDC_COLDST_BIAS(tc_port) _MMIO_PORT((tc_port), \
11049 #define ICL_DSI_ESC_CLK_DIV(port) _MMIO_PORT((port), \
11054 #define ICL_DPHY_ESC_CLK_DIV(port) _MMIO_PORT((port), \
11065 #define DSI_CMD_FRMCTL(port) _MMIO_PORT(port, \
11075 #define DSI_INTR_MASK_REG(port) _MMIO_PORT(port, \
11081 #define DSI_INTR_IDENT_REG(port) _MMIO_PORT(port, \
11251 #define ICL_DSI_IO_MODECTL(port) _MMIO_PORT(port, \
11621 #define ICL_DSI_T_INIT_MASTER(port) _MMIO_PORT(port, \
11627 #define DPHY_CLK_TIMING_PARAM(port) _MMIO_PORT(port, \
11632 #define DSI_CLK_TIMING_PARAM(port) _MMIO_PORT(port, \
11658 #define DPHY_DATA_TIMING_PARAM(port) _MMIO_PORT(port, \
11663 #define DSI_DATA_TIMING_PARAM(port) _MMIO_PORT(port, \
11685 #define DPHY_TA_TIMING_PARAM(port) _MMIO_PORT(port, \
11690 #define DSI_TA_TIMING_PARAM(port) _MMIO_PORT(port, \
12004 #define ICL_PHY_MISC(port) _MMIO_PORT(port, _ICL_PHY_MISC_A, \