96 	int port_mask = BIT(offset);  in ep93xx_gpio_int_debounce()  local
99 		gpio_int_debounce[port] |= port_mask;  in ep93xx_gpio_int_debounce()
101 		gpio_int_debounce[port] &= ~port_mask;  in ep93xx_gpio_int_debounce()
158 	int port_mask = BIT(d->irq & 7);  in ep93xx_gpio_irq_ack()  local
161 		gpio_int_type2[port] ^= port_mask; /* switch edge direction */  in ep93xx_gpio_irq_ack()
165 	writeb(port_mask, epg->base + eoi_register_offset[port]);  in ep93xx_gpio_irq_ack()
173 	int port_mask = BIT(d->irq & 7);  in ep93xx_gpio_irq_mask_ack()  local
176 		gpio_int_type2[port] ^= port_mask; /* switch edge direction */  in ep93xx_gpio_irq_mask_ack()
178 	gpio_int_unmasked[port] &= ~port_mask;  in ep93xx_gpio_irq_mask_ack()
181 	writeb(port_mask, epg->base + eoi_register_offset[port]);  in ep93xx_gpio_irq_mask_ack()
215 	int port_mask = BIT(offset);  in ep93xx_gpio_irq_type()  local
222 		gpio_int_type1[port] |= port_mask;  in ep93xx_gpio_irq_type()
223 		gpio_int_type2[port] |= port_mask;  in ep93xx_gpio_irq_type()
227 		gpio_int_type1[port] |= port_mask;  in ep93xx_gpio_irq_type()
228 		gpio_int_type2[port] &= ~port_mask;  in ep93xx_gpio_irq_type()
232 		gpio_int_type1[port] &= ~port_mask;  in ep93xx_gpio_irq_type()
233 		gpio_int_type2[port] |= port_mask;  in ep93xx_gpio_irq_type()
237 		gpio_int_type1[port] &= ~port_mask;  in ep93xx_gpio_irq_type()
238 		gpio_int_type2[port] &= ~port_mask;  in ep93xx_gpio_irq_type()
242 		gpio_int_type1[port] |= port_mask;  in ep93xx_gpio_irq_type()
245 			gpio_int_type2[port] &= ~port_mask; /* falling */  in ep93xx_gpio_irq_type()
247 			gpio_int_type2[port] |= port_mask; /* rising */  in ep93xx_gpio_irq_type()
256 	gpio_int_enabled[port] |= port_mask;  in ep93xx_gpio_irq_type()