16 static inline bool rvc_enabled(void)  in rvc_enabled()  function
114 	BUILD_BUG_ON(!rvc_enabled());  in emitc()
807 	if (rvc_enabled() && rd == RV_REG_RA && rs && !imm)  in emit_jalr()
809 	else if (rvc_enabled() && !rd && rs && !imm)  in emit_jalr()
817 	if (rvc_enabled() && rd && rs)  in emit_mv()
825 	if (rvc_enabled() && rd && rd == rs1 && rs2)  in emit_add()
833 	if (rvc_enabled() && rd == RV_REG_SP && rd == rs && is_10b_int(imm) && imm && !(imm & 0xf))  in emit_addi()
835 	else if (rvc_enabled() && is_creg(rd) && rs == RV_REG_SP && is_10b_uint(imm) &&  in emit_addi()
838 	else if (rvc_enabled() && rd && rd == rs && imm && is_6b_int(imm))  in emit_addi()
846 	if (rvc_enabled() && rd && is_6b_int(imm))  in emit_li()
854 	if (rvc_enabled() && rd && rd != RV_REG_SP && is_6b_int(imm) && imm)  in emit_lui()
862 	if (rvc_enabled() && rd && rd == rs && imm && (u32)imm < __riscv_xlen)  in emit_slli()
870 	if (rvc_enabled() && is_creg(rd) && rd == rs && is_6b_int(imm))  in emit_andi()
878 	if (rvc_enabled() && is_creg(rd) && rd == rs && imm && (u32)imm < __riscv_xlen)  in emit_srli()
886 	if (rvc_enabled() && is_creg(rd) && rd == rs && imm && (u32)imm < __riscv_xlen)  in emit_srai()
894 	if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))  in emit_sub()
902 	if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))  in emit_or()
910 	if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))  in emit_and()
918 	if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))  in emit_xor()
926 	if (rvc_enabled() && rs1 == RV_REG_SP && rd && is_8b_uint(off) && !(off & 0x3))  in emit_lw()
928 	else if (rvc_enabled() && is_creg(rd) && is_creg(rs1) && is_7b_uint(off) && !(off & 0x3))  in emit_lw()
936 	if (rvc_enabled() && rs1 == RV_REG_SP && is_8b_uint(off) && !(off & 0x3))  in emit_sw()
938 	else if (rvc_enabled() && is_creg(rs1) && is_creg(rs2) && is_7b_uint(off) && !(off & 0x3))  in emit_sw()
949 	if (rvc_enabled() && rd && rd == rs && is_6b_int(imm))  in emit_addiw()
957 	if (rvc_enabled() && rs1 == RV_REG_SP && rd && is_9b_uint(off) && !(off & 0x7))  in emit_ld()
959 	else if (rvc_enabled() && is_creg(rd) && is_creg(rs1) && is_8b_uint(off) && !(off & 0x7))  in emit_ld()
967 	if (rvc_enabled() && rs1 == RV_REG_SP && is_9b_uint(off) && !(off & 0x7))  in emit_sd()
969 	else if (rvc_enabled() && is_creg(rs1) && is_creg(rs2) && is_8b_uint(off) && !(off & 0x7))  in emit_sd()
977 	if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))  in emit_subw()