Lines Matching refs:MCF_IPSBAR
24 #define MCFICM_INTC0 (MCF_IPSBAR + 0x0c00) /* Base for Interrupt Ctrl 0 */
25 #define MCFICM_INTC1 (MCF_IPSBAR + 0x0d00) /* Base for Interrupt Ctrl 0 */
63 #define MCFSIM_DCR (MCF_IPSBAR + 0x44) /* Control */
64 #define MCFSIM_DACR0 (MCF_IPSBAR + 0x48) /* Base address 0 */
65 #define MCFSIM_DMR0 (MCF_IPSBAR + 0x4c) /* Address mask 0 */
66 #define MCFSIM_DACR1 (MCF_IPSBAR + 0x50) /* Base address 1 */
67 #define MCFSIM_DMR1 (MCF_IPSBAR + 0x54) /* Address mask 1 */
72 #define MCF_RCR (MCF_IPSBAR + 0x110000)
73 #define MCF_RSR (MCF_IPSBAR + 0x110001)
81 #define MCFUART_BASE0 (MCF_IPSBAR + 0x200)
82 #define MCFUART_BASE1 (MCF_IPSBAR + 0x240)
83 #define MCFUART_BASE2 (MCF_IPSBAR + 0x280)
88 #define MCFFEC_BASE0 (MCF_IPSBAR + 0x1000)
94 #define MCFQSPI_BASE (MCF_IPSBAR + 0x340)
105 #define MCFGPIO_PODR_ADDR (MCF_IPSBAR + 0x100000)
106 #define MCFGPIO_PODR_DATAH (MCF_IPSBAR + 0x100001)
107 #define MCFGPIO_PODR_DATAL (MCF_IPSBAR + 0x100002)
108 #define MCFGPIO_PODR_BUSCTL (MCF_IPSBAR + 0x100003)
109 #define MCFGPIO_PODR_BS (MCF_IPSBAR + 0x100004)
110 #define MCFGPIO_PODR_CS (MCF_IPSBAR + 0x100005)
111 #define MCFGPIO_PODR_SDRAM (MCF_IPSBAR + 0x100006)
112 #define MCFGPIO_PODR_FECI2C (MCF_IPSBAR + 0x100007)
113 #define MCFGPIO_PODR_UARTH (MCF_IPSBAR + 0x100008)
114 #define MCFGPIO_PODR_UARTL (MCF_IPSBAR + 0x100009)
115 #define MCFGPIO_PODR_QSPI (MCF_IPSBAR + 0x10000A)
116 #define MCFGPIO_PODR_TIMER (MCF_IPSBAR + 0x10000B)
117 #define MCFGPIO_PODR_ETPU (MCF_IPSBAR + 0x10000C)
119 #define MCFGPIO_PDDR_ADDR (MCF_IPSBAR + 0x100010)
120 #define MCFGPIO_PDDR_DATAH (MCF_IPSBAR + 0x100011)
121 #define MCFGPIO_PDDR_DATAL (MCF_IPSBAR + 0x100012)
122 #define MCFGPIO_PDDR_BUSCTL (MCF_IPSBAR + 0x100013)
123 #define MCFGPIO_PDDR_BS (MCF_IPSBAR + 0x100014)
124 #define MCFGPIO_PDDR_CS (MCF_IPSBAR + 0x100015)
125 #define MCFGPIO_PDDR_SDRAM (MCF_IPSBAR + 0x100016)
126 #define MCFGPIO_PDDR_FECI2C (MCF_IPSBAR + 0x100017)
127 #define MCFGPIO_PDDR_UARTH (MCF_IPSBAR + 0x100018)
128 #define MCFGPIO_PDDR_UARTL (MCF_IPSBAR + 0x100019)
129 #define MCFGPIO_PDDR_QSPI (MCF_IPSBAR + 0x10001A)
130 #define MCFGPIO_PDDR_TIMER (MCF_IPSBAR + 0x10001B)
131 #define MCFGPIO_PDDR_ETPU (MCF_IPSBAR + 0x10001C)
133 #define MCFGPIO_PPDSDR_ADDR (MCF_IPSBAR + 0x100020)
134 #define MCFGPIO_PPDSDR_DATAH (MCF_IPSBAR + 0x100021)
135 #define MCFGPIO_PPDSDR_DATAL (MCF_IPSBAR + 0x100022)
136 #define MCFGPIO_PPDSDR_BUSCTL (MCF_IPSBAR + 0x100023)
137 #define MCFGPIO_PPDSDR_BS (MCF_IPSBAR + 0x100024)
138 #define MCFGPIO_PPDSDR_CS (MCF_IPSBAR + 0x100025)
139 #define MCFGPIO_PPDSDR_SDRAM (MCF_IPSBAR + 0x100026)
140 #define MCFGPIO_PPDSDR_FECI2C (MCF_IPSBAR + 0x100027)
141 #define MCFGPIO_PPDSDR_UARTH (MCF_IPSBAR + 0x100028)
142 #define MCFGPIO_PPDSDR_UARTL (MCF_IPSBAR + 0x100029)
143 #define MCFGPIO_PPDSDR_QSPI (MCF_IPSBAR + 0x10002A)
144 #define MCFGPIO_PPDSDR_TIMER (MCF_IPSBAR + 0x10002B)
145 #define MCFGPIO_PPDSDR_ETPU (MCF_IPSBAR + 0x10002C)
147 #define MCFGPIO_PCLRR_ADDR (MCF_IPSBAR + 0x100030)
148 #define MCFGPIO_PCLRR_DATAH (MCF_IPSBAR + 0x100031)
149 #define MCFGPIO_PCLRR_DATAL (MCF_IPSBAR + 0x100032)
150 #define MCFGPIO_PCLRR_BUSCTL (MCF_IPSBAR + 0x100033)
151 #define MCFGPIO_PCLRR_BS (MCF_IPSBAR + 0x100034)
152 #define MCFGPIO_PCLRR_CS (MCF_IPSBAR + 0x100035)
153 #define MCFGPIO_PCLRR_SDRAM (MCF_IPSBAR + 0x100036)
154 #define MCFGPIO_PCLRR_FECI2C (MCF_IPSBAR + 0x100037)
155 #define MCFGPIO_PCLRR_UARTH (MCF_IPSBAR + 0x100038)
156 #define MCFGPIO_PCLRR_UARTL (MCF_IPSBAR + 0x100039)
157 #define MCFGPIO_PCLRR_QSPI (MCF_IPSBAR + 0x10003A)
158 #define MCFGPIO_PCLRR_TIMER (MCF_IPSBAR + 0x10003B)
159 #define MCFGPIO_PCLRR_ETPU (MCF_IPSBAR + 0x10003C)
164 #define MCFPIT_BASE1 (MCF_IPSBAR + 0x150000)
165 #define MCFPIT_BASE2 (MCF_IPSBAR + 0x160000)
166 #define MCFPIT_BASE3 (MCF_IPSBAR + 0x170000)
167 #define MCFPIT_BASE4 (MCF_IPSBAR + 0x180000)
172 #define MCFEPORT_EPPAR (MCF_IPSBAR + 0x130000)
173 #define MCFEPORT_EPDDR (MCF_IPSBAR + 0x130002)
174 #define MCFEPORT_EPIER (MCF_IPSBAR + 0x130003)
175 #define MCFEPORT_EPDR (MCF_IPSBAR + 0x130004)
176 #define MCFEPORT_EPPDR (MCF_IPSBAR + 0x130005)
177 #define MCFEPORT_EPFR (MCF_IPSBAR + 0x130006)
195 #define MCFGPIO_PAR_AD (MCF_IPSBAR + 0x100040)
196 #define MCFGPIO_PAR_BUSCTL (MCF_IPSBAR + 0x100042)
197 #define MCFGPIO_PAR_BS (MCF_IPSBAR + 0x100044)
198 #define MCFGPIO_PAR_CS (MCF_IPSBAR + 0x100045)
199 #define MCFGPIO_PAR_SDRAM (MCF_IPSBAR + 0x100046)
200 #define MCFGPIO_PAR_FECI2C (MCF_IPSBAR + 0x100047)
201 #define MCFGPIO_PAR_UART (MCF_IPSBAR + 0x100048)
202 #define MCFGPIO_PAR_QSPI (MCF_IPSBAR + 0x10004A)
203 #define MCFGPIO_PAR_TIMER (MCF_IPSBAR + 0x10004C)
204 #define MCFGPIO_PAR_ETPU (MCF_IPSBAR + 0x10004E)
209 #define MCFDMA_BASE0 (MCF_IPSBAR + 0x100)
210 #define MCFDMA_BASE1 (MCF_IPSBAR + 0x140)
211 #define MCFDMA_BASE2 (MCF_IPSBAR + 0x180)
212 #define MCFDMA_BASE3 (MCF_IPSBAR + 0x1C0)
217 #define MCFI2C_BASE0 (MCF_IPSBAR + 0x300)