128 	unsigned int id;  member
135 	enum tegra_io_pad id;  member
242 static inline bool tegra_powergate_state(int id)  in tegra_powergate_state()  argument
244 	if (id == TEGRA_POWERGATE_3D && pmc->soc->has_gpu_clamps)  in tegra_powergate_state()
247 		return (tegra_pmc_readl(PWRGATE_STATUS) & BIT(id)) != 0;  in tegra_powergate_state()
250 static inline bool tegra_powergate_is_valid(int id)  in tegra_powergate_is_valid()  argument
252 	return (pmc->soc && pmc->soc->powergates[id]);  in tegra_powergate_is_valid()
255 static inline bool tegra_powergate_is_available(int id)  in tegra_powergate_is_available()  argument
257 	return test_bit(id, pmc->powergates_available);  in tegra_powergate_is_available()
283 static int tegra_powergate_set(unsigned int id, bool new_state)  in tegra_powergate_set()  argument
288 	if (id == TEGRA_POWERGATE_3D && pmc->soc->has_gpu_clamps)  in tegra_powergate_set()
293 	if (tegra_powergate_state(id) == new_state) {  in tegra_powergate_set()
298 	tegra_pmc_writel(PWRGATE_TOGGLE_START | id, PWRGATE_TOGGLE);  in tegra_powergate_set()
300 	err = readx_poll_timeout(tegra_powergate_state, id, status,  in tegra_powergate_set()
308 static int __tegra_powergate_remove_clamping(unsigned int id)  in __tegra_powergate_remove_clamping()  argument
318 	if (id == TEGRA_POWERGATE_3D) {  in __tegra_powergate_remove_clamping()
329 	if (id == TEGRA_POWERGATE_VDEC)  in __tegra_powergate_remove_clamping()
331 	else if (id == TEGRA_POWERGATE_PCIE)  in __tegra_powergate_remove_clamping()
334 		mask = (1 << id);  in __tegra_powergate_remove_clamping()
372 int __weak tegra210_clk_handle_mbist_war(unsigned int id)  in tegra210_clk_handle_mbist_war()  argument
388 	err = tegra_powergate_set(pg->id, true);  in tegra_powergate_power_up()
400 	err = __tegra_powergate_remove_clamping(pg->id);  in tegra_powergate_power_up()
413 		err = tegra210_clk_handle_mbist_war(pg->id);  in tegra_powergate_power_up()
427 	tegra_powergate_set(pg->id, false);  in tegra_powergate_power_up()
452 	err = tegra_powergate_set(pg->id, false);  in tegra_powergate_power_down()
500 int tegra_powergate_power_on(unsigned int id)  in tegra_powergate_power_on()  argument
502 	if (!tegra_powergate_is_available(id))  in tegra_powergate_power_on()
505 	return tegra_powergate_set(id, true);  in tegra_powergate_power_on()
512 int tegra_powergate_power_off(unsigned int id)  in tegra_powergate_power_off()  argument
514 	if (!tegra_powergate_is_available(id))  in tegra_powergate_power_off()
517 	return tegra_powergate_set(id, false);  in tegra_powergate_power_off()
525 int tegra_powergate_is_powered(unsigned int id)  in tegra_powergate_is_powered()  argument
529 	if (!tegra_powergate_is_valid(id))  in tegra_powergate_is_powered()
533 	status = tegra_powergate_state(id);  in tegra_powergate_is_powered()
543 int tegra_powergate_remove_clamping(unsigned int id)  in tegra_powergate_remove_clamping()  argument
545 	if (!tegra_powergate_is_available(id))  in tegra_powergate_remove_clamping()
548 	return __tegra_powergate_remove_clamping(id);  in tegra_powergate_remove_clamping()
560 int tegra_powergate_sequence_power_up(unsigned int id, struct clk *clk,  in tegra_powergate_sequence_power_up()  argument
566 	if (!tegra_powergate_is_available(id))  in tegra_powergate_sequence_power_up()
573 	pg->id = id;  in tegra_powergate_sequence_power_up()
581 		pr_err("failed to turn on partition %d: %d\n", id, err);  in tegra_powergate_sequence_power_up()
611 	int id;  in tegra_pmc_cpu_is_powered()  local
613 	id = tegra_get_cpu_powergate_id(cpuid);  in tegra_pmc_cpu_is_powered()
614 	if (id < 0)  in tegra_pmc_cpu_is_powered()
617 	return tegra_powergate_is_powered(id);  in tegra_pmc_cpu_is_powered()
626 	int id;  in tegra_pmc_cpu_power_on()  local
628 	id = tegra_get_cpu_powergate_id(cpuid);  in tegra_pmc_cpu_power_on()
629 	if (id < 0)  in tegra_pmc_cpu_power_on()
630 		return id;  in tegra_pmc_cpu_power_on()
632 	return tegra_powergate_set(id, true);  in tegra_pmc_cpu_power_on()
641 	int id;  in tegra_pmc_cpu_remove_clamping()  local
643 	id = tegra_get_cpu_powergate_id(cpuid);  in tegra_pmc_cpu_remove_clamping()
644 	if (id < 0)  in tegra_pmc_cpu_remove_clamping()
645 		return id;  in tegra_pmc_cpu_remove_clamping()
647 	return tegra_powergate_remove_clamping(id);  in tegra_pmc_cpu_remove_clamping()
790 	int id, err;  in tegra_powergate_add()  local
797 	id = tegra_powergate_lookup(pmc, np->name);  in tegra_powergate_add()
798 	if (id < 0) {  in tegra_powergate_add()
799 		pr_err("powergate lookup failed for %s: %d\n", np->name, id);  in tegra_powergate_add()
807 	clear_bit(id, pmc->powergates_available);  in tegra_powergate_add()
809 	pg->id = id;  in tegra_powergate_add()
815 	off = !tegra_powergate_is_powered(pg->id);  in tegra_powergate_add()
845 	    (id == TEGRA_POWERGATE_XUSBA || id == TEGRA_POWERGATE_XUSBC)) {  in tegra_powergate_add()
883 	set_bit(id, pmc->powergates_available);  in tegra_powergate_add()
911 tegra_io_pad_find(struct tegra_pmc *pmc, enum tegra_io_pad id)  in tegra_io_pad_find()  argument
916 		if (pmc->soc->io_pads[i].id == id)  in tegra_io_pad_find()
922 static int tegra_io_pad_prepare(enum tegra_io_pad id, unsigned long *request,  in tegra_io_pad_prepare()  argument
928 	pad = tegra_io_pad_find(pmc, id);  in tegra_io_pad_prepare()
930 		pr_err("invalid I/O pad ID %u\n", id);  in tegra_io_pad_prepare()
995 int tegra_io_pad_power_enable(enum tegra_io_pad id)  in tegra_io_pad_power_enable()  argument
1003 	err = tegra_io_pad_prepare(id, &request, &status, &mask);  in tegra_io_pad_power_enable()
1031 int tegra_io_pad_power_disable(enum tegra_io_pad id)  in tegra_io_pad_power_disable()  argument
1039 	err = tegra_io_pad_prepare(id, &request, &status, &mask);  in tegra_io_pad_power_disable()
1061 int tegra_io_pad_set_voltage(enum tegra_io_pad id,  in tegra_io_pad_set_voltage()  argument
1067 	pad = tegra_io_pad_find(pmc, id);  in tegra_io_pad_set_voltage()
1099 int tegra_io_pad_get_voltage(enum tegra_io_pad id)  in tegra_io_pad_get_voltage()  argument
1104 	pad = tegra_io_pad_find(pmc, id);  in tegra_io_pad_get_voltage()
1126 int tegra_io_rail_power_on(unsigned int id)  in tegra_io_rail_power_on()  argument
1128 	return tegra_io_pad_power_enable(id);  in tegra_io_rail_power_on()
1138 int tegra_io_rail_power_off(unsigned int id)  in tegra_io_rail_power_off()  argument
1140 	return tegra_io_pad_power_disable(id);  in tegra_io_rail_power_off()
1653 	{ .id = TEGRA_IO_PAD_AUDIO, .dpd = 17, .voltage = UINT_MAX },
1654 	{ .id = TEGRA_IO_PAD_BB, .dpd = 15, .voltage = UINT_MAX },
1655 	{ .id = TEGRA_IO_PAD_CAM, .dpd = 36, .voltage = UINT_MAX },
1656 	{ .id = TEGRA_IO_PAD_COMP, .dpd = 22, .voltage = UINT_MAX },
1657 	{ .id = TEGRA_IO_PAD_CSIA, .dpd = 0, .voltage = UINT_MAX },
1658 	{ .id = TEGRA_IO_PAD_CSIB, .dpd = 1, .voltage = UINT_MAX },
1659 	{ .id = TEGRA_IO_PAD_CSIE, .dpd = 44, .voltage = UINT_MAX },
1660 	{ .id = TEGRA_IO_PAD_DSI, .dpd = 2, .voltage = UINT_MAX },
1661 	{ .id = TEGRA_IO_PAD_DSIB, .dpd = 39, .voltage = UINT_MAX },
1662 	{ .id = TEGRA_IO_PAD_DSIC, .dpd = 40, .voltage = UINT_MAX },
1663 	{ .id = TEGRA_IO_PAD_DSID, .dpd = 41, .voltage = UINT_MAX },
1664 	{ .id = TEGRA_IO_PAD_HDMI, .dpd = 28, .voltage = UINT_MAX },
1665 	{ .id = TEGRA_IO_PAD_HSIC, .dpd = 19, .voltage = UINT_MAX },
1666 	{ .id = TEGRA_IO_PAD_HV, .dpd = 38, .voltage = UINT_MAX },
1667 	{ .id = TEGRA_IO_PAD_LVDS, .dpd = 57, .voltage = UINT_MAX },
1668 	{ .id = TEGRA_IO_PAD_MIPI_BIAS, .dpd = 3, .voltage = UINT_MAX },
1669 	{ .id = TEGRA_IO_PAD_NAND, .dpd = 13, .voltage = UINT_MAX },
1670 	{ .id = TEGRA_IO_PAD_PEX_BIAS, .dpd = 4, .voltage = UINT_MAX },
1671 	{ .id = TEGRA_IO_PAD_PEX_CLK1, .dpd = 5, .voltage = UINT_MAX },
1672 	{ .id = TEGRA_IO_PAD_PEX_CLK2, .dpd = 6, .voltage = UINT_MAX },
1673 	{ .id = TEGRA_IO_PAD_PEX_CNTRL, .dpd = 32, .voltage = UINT_MAX },
1674 	{ .id = TEGRA_IO_PAD_SDMMC1, .dpd = 33, .voltage = UINT_MAX },
1675 	{ .id = TEGRA_IO_PAD_SDMMC3, .dpd = 34, .voltage = UINT_MAX },
1676 	{ .id = TEGRA_IO_PAD_SDMMC4, .dpd = 35, .voltage = UINT_MAX },
1677 	{ .id = TEGRA_IO_PAD_SYS_DDC, .dpd = 58, .voltage = UINT_MAX },
1678 	{ .id = TEGRA_IO_PAD_UART, .dpd = 14, .voltage = UINT_MAX },
1679 	{ .id = TEGRA_IO_PAD_USB0, .dpd = 9, .voltage = UINT_MAX },
1680 	{ .id = TEGRA_IO_PAD_USB1, .dpd = 10, .voltage = UINT_MAX },
1681 	{ .id = TEGRA_IO_PAD_USB2, .dpd = 11, .voltage = UINT_MAX },
1682 	{ .id = TEGRA_IO_PAD_USB_BIAS, .dpd = 12, .voltage = UINT_MAX },
1734 	{ .id = TEGRA_IO_PAD_AUDIO, .dpd = 17, .voltage = 5 },
1735 	{ .id = TEGRA_IO_PAD_AUDIO_HV, .dpd = 61, .voltage = 18 },
1736 	{ .id = TEGRA_IO_PAD_CAM, .dpd = 36, .voltage = 10 },
1737 	{ .id = TEGRA_IO_PAD_CSIA, .dpd = 0, .voltage = UINT_MAX },
1738 	{ .id = TEGRA_IO_PAD_CSIB, .dpd = 1, .voltage = UINT_MAX },
1739 	{ .id = TEGRA_IO_PAD_CSIC, .dpd = 42, .voltage = UINT_MAX },
1740 	{ .id = TEGRA_IO_PAD_CSID, .dpd = 43, .voltage = UINT_MAX },
1741 	{ .id = TEGRA_IO_PAD_CSIE, .dpd = 44, .voltage = UINT_MAX },
1742 	{ .id = TEGRA_IO_PAD_CSIF, .dpd = 45, .voltage = UINT_MAX },
1743 	{ .id = TEGRA_IO_PAD_DBG, .dpd = 25, .voltage = 19 },
1744 	{ .id = TEGRA_IO_PAD_DEBUG_NONAO, .dpd = 26, .voltage = UINT_MAX },
1745 	{ .id = TEGRA_IO_PAD_DMIC, .dpd = 50, .voltage = 20 },
1746 	{ .id = TEGRA_IO_PAD_DP, .dpd = 51, .voltage = UINT_MAX },
1747 	{ .id = TEGRA_IO_PAD_DSI, .dpd = 2, .voltage = UINT_MAX },
1748 	{ .id = TEGRA_IO_PAD_DSIB, .dpd = 39, .voltage = UINT_MAX },
1749 	{ .id = TEGRA_IO_PAD_DSIC, .dpd = 40, .voltage = UINT_MAX },
1750 	{ .id = TEGRA_IO_PAD_DSID, .dpd = 41, .voltage = UINT_MAX },
1751 	{ .id = TEGRA_IO_PAD_EMMC, .dpd = 35, .voltage = UINT_MAX },
1752 	{ .id = TEGRA_IO_PAD_EMMC2, .dpd = 37, .voltage = UINT_MAX },
1753 	{ .id = TEGRA_IO_PAD_GPIO, .dpd = 27, .voltage = 21 },
1754 	{ .id = TEGRA_IO_PAD_HDMI, .dpd = 28, .voltage = UINT_MAX },
1755 	{ .id = TEGRA_IO_PAD_HSIC, .dpd = 19, .voltage = UINT_MAX },
1756 	{ .id = TEGRA_IO_PAD_LVDS, .dpd = 57, .voltage = UINT_MAX },
1757 	{ .id = TEGRA_IO_PAD_MIPI_BIAS, .dpd = 3, .voltage = UINT_MAX },
1758 	{ .id = TEGRA_IO_PAD_PEX_BIAS, .dpd = 4, .voltage = UINT_MAX },
1759 	{ .id = TEGRA_IO_PAD_PEX_CLK1, .dpd = 5, .voltage = UINT_MAX },
1760 	{ .id = TEGRA_IO_PAD_PEX_CLK2, .dpd = 6, .voltage = UINT_MAX },
1761 	{ .id = TEGRA_IO_PAD_PEX_CNTRL, .dpd = UINT_MAX, .voltage = 11 },
1762 	{ .id = TEGRA_IO_PAD_SDMMC1, .dpd = 33, .voltage = 12 },
1763 	{ .id = TEGRA_IO_PAD_SDMMC3, .dpd = 34, .voltage = 13 },
1764 	{ .id = TEGRA_IO_PAD_SPI, .dpd = 46, .voltage = 22 },
1765 	{ .id = TEGRA_IO_PAD_SPI_HV, .dpd = 47, .voltage = 23 },
1766 	{ .id = TEGRA_IO_PAD_UART, .dpd = 14, .voltage = 2 },
1767 	{ .id = TEGRA_IO_PAD_USB0, .dpd = 9, .voltage = UINT_MAX },
1768 	{ .id = TEGRA_IO_PAD_USB1, .dpd = 10, .voltage = UINT_MAX },
1769 	{ .id = TEGRA_IO_PAD_USB2, .dpd = 11, .voltage = UINT_MAX },
1770 	{ .id = TEGRA_IO_PAD_USB3, .dpd = 18, .voltage = UINT_MAX },
1771 	{ .id = TEGRA_IO_PAD_USB_BIAS, .dpd = 12, .voltage = UINT_MAX },
1790 	{ .id = TEGRA_IO_PAD_CSIA, .dpd = 0, .voltage = UINT_MAX },
1791 	{ .id = TEGRA_IO_PAD_CSIB, .dpd = 1, .voltage = UINT_MAX },
1792 	{ .id = TEGRA_IO_PAD_DSI, .dpd = 2, .voltage = UINT_MAX },
1793 	{ .id = TEGRA_IO_PAD_MIPI_BIAS, .dpd = 3, .voltage = UINT_MAX },
1794 	{ .id = TEGRA_IO_PAD_PEX_CLK_BIAS, .dpd = 4, .voltage = UINT_MAX },
1795 	{ .id = TEGRA_IO_PAD_PEX_CLK3, .dpd = 5, .voltage = UINT_MAX },
1796 	{ .id = TEGRA_IO_PAD_PEX_CLK2, .dpd = 6, .voltage = UINT_MAX },
1797 	{ .id = TEGRA_IO_PAD_PEX_CLK1, .dpd = 7, .voltage = UINT_MAX },
1798 	{ .id = TEGRA_IO_PAD_USB0, .dpd = 9, .voltage = UINT_MAX },
1799 	{ .id = TEGRA_IO_PAD_USB1, .dpd = 10, .voltage = UINT_MAX },
1800 	{ .id = TEGRA_IO_PAD_USB2, .dpd = 11, .voltage = UINT_MAX },
1801 	{ .id = TEGRA_IO_PAD_USB_BIAS, .dpd = 12, .voltage = UINT_MAX },
1802 	{ .id = TEGRA_IO_PAD_UART, .dpd = 14, .voltage = UINT_MAX },
1803 	{ .id = TEGRA_IO_PAD_AUDIO, .dpd = 17, .voltage = UINT_MAX },
1804 	{ .id = TEGRA_IO_PAD_HSIC, .dpd = 19, .voltage = UINT_MAX },
1805 	{ .id = TEGRA_IO_PAD_DBG, .dpd = 25, .voltage = UINT_MAX },
1806 	{ .id = TEGRA_IO_PAD_HDMI_DP0, .dpd = 28, .voltage = UINT_MAX },
1807 	{ .id = TEGRA_IO_PAD_HDMI_DP1, .dpd = 29, .voltage = UINT_MAX },
1808 	{ .id = TEGRA_IO_PAD_PEX_CNTRL, .dpd = 32, .voltage = UINT_MAX },
1809 	{ .id = TEGRA_IO_PAD_SDMMC2_HV, .dpd = 34, .voltage = UINT_MAX },
1810 	{ .id = TEGRA_IO_PAD_SDMMC4, .dpd = 36, .voltage = UINT_MAX },
1811 	{ .id = TEGRA_IO_PAD_CAM, .dpd = 38, .voltage = UINT_MAX },
1812 	{ .id = TEGRA_IO_PAD_DSIB, .dpd = 40, .voltage = UINT_MAX },
1813 	{ .id = TEGRA_IO_PAD_DSIC, .dpd = 41, .voltage = UINT_MAX },
1814 	{ .id = TEGRA_IO_PAD_DSID, .dpd = 42, .voltage = UINT_MAX },
1815 	{ .id = TEGRA_IO_PAD_CSIC, .dpd = 43, .voltage = UINT_MAX },
1816 	{ .id = TEGRA_IO_PAD_CSID, .dpd = 44, .voltage = UINT_MAX },
1817 	{ .id = TEGRA_IO_PAD_CSIE, .dpd = 45, .voltage = UINT_MAX },
1818 	{ .id = TEGRA_IO_PAD_CSIF, .dpd = 46, .voltage = UINT_MAX },
1819 	{ .id = TEGRA_IO_PAD_SPI, .dpd = 47, .voltage = UINT_MAX },
1820 	{ .id = TEGRA_IO_PAD_UFS, .dpd = 49, .voltage = UINT_MAX },
1821 	{ .id = TEGRA_IO_PAD_DMIC_HV, .dpd = 52, .voltage = UINT_MAX },
1822 	{ .id = TEGRA_IO_PAD_EDP, .dpd = 53, .voltage = UINT_MAX },
1823 	{ .id = TEGRA_IO_PAD_SDMMC1_HV, .dpd = 55, .voltage = UINT_MAX },
1824 	{ .id = TEGRA_IO_PAD_SDMMC3_HV, .dpd = 56, .voltage = UINT_MAX },
1825 	{ .id = TEGRA_IO_PAD_CONN, .dpd = 60, .voltage = UINT_MAX },
1826 	{ .id = TEGRA_IO_PAD_AUDIO_HV, .dpd = 61, .voltage = UINT_MAX },