861 static inline void gpio_mask_writel(struct pistachio_gpio_bank *bank,  in gpio_mask_writel()  function
874 	gpio_mask_writel(bank, GPIO_BIT_EN, offset, 1);  in gpio_enable()
880 	gpio_mask_writel(bank, GPIO_BIT_EN, offset, 0);  in gpio_disable()
1194 	gpio_mask_writel(bank, GPIO_OUTPUT, offset, !!value);  in pistachio_gpio_set()
1202 	gpio_mask_writel(bank, GPIO_OUTPUT_EN, offset, 0);  in pistachio_gpio_direction_input()
1214 	gpio_mask_writel(bank, GPIO_OUTPUT_EN, offset, 1);  in pistachio_gpio_direction_output()
1224 	gpio_mask_writel(bank, GPIO_INTERRUPT_STATUS, data->hwirq, 0);  in pistachio_gpio_irq_ack()
1231 	gpio_mask_writel(bank, GPIO_INTERRUPT_EN, data->hwirq, 0);  in pistachio_gpio_irq_mask()
1238 	gpio_mask_writel(bank, GPIO_INTERRUPT_EN, data->hwirq, 1);  in pistachio_gpio_irq_unmask()
1257 		gpio_mask_writel(bank, GPIO_INPUT_POLARITY, data->hwirq, 1);  in pistachio_gpio_irq_set_type()
1258 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()
1260 		gpio_mask_writel(bank, GPIO_INTERRUPT_EDGE, data->hwirq,  in pistachio_gpio_irq_set_type()
1264 		gpio_mask_writel(bank, GPIO_INPUT_POLARITY, data->hwirq, 0);  in pistachio_gpio_irq_set_type()
1265 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()
1267 		gpio_mask_writel(bank, GPIO_INTERRUPT_EDGE, data->hwirq,  in pistachio_gpio_irq_set_type()
1271 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()
1273 		gpio_mask_writel(bank, GPIO_INTERRUPT_EDGE, data->hwirq,  in pistachio_gpio_irq_set_type()
1277 		gpio_mask_writel(bank, GPIO_INPUT_POLARITY, data->hwirq, 1);  in pistachio_gpio_irq_set_type()
1278 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()
1282 		gpio_mask_writel(bank, GPIO_INPUT_POLARITY, data->hwirq, 0);  in pistachio_gpio_irq_set_type()
1283 		gpio_mask_writel(bank, GPIO_INTERRUPT_TYPE, data->hwirq,  in pistachio_gpio_irq_set_type()