583 	void __iomem *gpio_base;  in owl_gpio_request()  local
590 	gpio_base = pctrl->base + port->offset;  in owl_gpio_request()
597 	owl_gpio_update_reg(gpio_base + port->outen, offset, true);  in owl_gpio_request()
607 	void __iomem *gpio_base;  in owl_gpio_free()  local
614 	gpio_base = pctrl->base + port->offset;  in owl_gpio_free()
618 	owl_gpio_update_reg(gpio_base + port->outen, offset, false);  in owl_gpio_free()
621 	owl_gpio_update_reg(gpio_base + port->inen, offset, false);  in owl_gpio_free()
629 	void __iomem *gpio_base;  in owl_gpio_get()  local
637 	gpio_base = pctrl->base + port->offset;  in owl_gpio_get()
640 	val = readl_relaxed(gpio_base + port->dat);  in owl_gpio_get()
650 	void __iomem *gpio_base;  in owl_gpio_set()  local
657 	gpio_base = pctrl->base + port->offset;  in owl_gpio_set()
660 	owl_gpio_update_reg(gpio_base + port->dat, offset, value);  in owl_gpio_set()
668 	void __iomem *gpio_base;  in owl_gpio_direction_input()  local
675 	gpio_base = pctrl->base + port->offset;  in owl_gpio_direction_input()
678 	owl_gpio_update_reg(gpio_base + port->outen, offset, false);  in owl_gpio_direction_input()
679 	owl_gpio_update_reg(gpio_base + port->inen, offset, true);  in owl_gpio_direction_input()
690 	void __iomem *gpio_base;  in owl_gpio_direction_output()  local
697 	gpio_base = pctrl->base + port->offset;  in owl_gpio_direction_output()
700 	owl_gpio_update_reg(gpio_base + port->inen, offset, false);  in owl_gpio_direction_output()
701 	owl_gpio_update_reg(gpio_base + port->outen, offset, true);  in owl_gpio_direction_output()
702 	owl_gpio_update_reg(gpio_base + port->dat, offset, value);  in owl_gpio_direction_output()
711 	void __iomem *gpio_base;  in irq_set_type()  local
753 	gpio_base = pctrl->base + port->offset;  in irq_set_type()
758 	value = readl_relaxed(gpio_base + port->intc_type + offset);  in irq_set_type()
761 	writel_relaxed(value, gpio_base + port->intc_type + offset);  in irq_set_type()
771 	void __iomem *gpio_base;  in owl_gpio_irq_mask()  local
780 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_mask()
784 	owl_gpio_update_reg(gpio_base + port->intc_msk, gpio, false);  in owl_gpio_irq_mask()
787 	val = readl_relaxed(gpio_base + port->intc_msk);  in owl_gpio_irq_mask()
789 		owl_gpio_update_reg(gpio_base + port->intc_ctl,  in owl_gpio_irq_mask()
800 	void __iomem *gpio_base;  in owl_gpio_irq_unmask()  local
809 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_unmask()
813 	value = readl_relaxed(gpio_base + port->intc_ctl);  in owl_gpio_irq_unmask()
815 	writel_relaxed(value, gpio_base + port->intc_ctl);  in owl_gpio_irq_unmask()
818 	owl_gpio_update_reg(gpio_base + port->intc_msk, gpio, true);  in owl_gpio_irq_unmask()
828 	void __iomem *gpio_base;  in owl_gpio_irq_ack()  local
847 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_ack()
851 	owl_gpio_update_reg(gpio_base + port->intc_ctl,  in owl_gpio_irq_ack()