260 	reset_control_assert(res->pci_reset);  in qcom_pcie_deinit_2_1_0()
261 	reset_control_assert(res->axi_reset);  in qcom_pcie_deinit_2_1_0()
262 	reset_control_assert(res->ahb_reset);  in qcom_pcie_deinit_2_1_0()
263 	reset_control_assert(res->por_reset);  in qcom_pcie_deinit_2_1_0()
264 	reset_control_assert(res->pci_reset);  in qcom_pcie_deinit_2_1_0()
285 	ret = reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_1_0()
407 	reset_control_assert(res->core);  in qcom_pcie_deinit_1_0_0()
478 	reset_control_assert(res->core);  in qcom_pcie_init_1_0_0()
713 	reset_control_assert(res->axi_m_reset);  in qcom_pcie_deinit_2_4_0()
714 	reset_control_assert(res->axi_s_reset);  in qcom_pcie_deinit_2_4_0()
715 	reset_control_assert(res->pipe_reset);  in qcom_pcie_deinit_2_4_0()
716 	reset_control_assert(res->pipe_sticky_reset);  in qcom_pcie_deinit_2_4_0()
717 	reset_control_assert(res->phy_reset);  in qcom_pcie_deinit_2_4_0()
718 	reset_control_assert(res->phy_ahb_reset);  in qcom_pcie_deinit_2_4_0()
719 	reset_control_assert(res->axi_m_sticky_reset);  in qcom_pcie_deinit_2_4_0()
720 	reset_control_assert(res->pwr_reset);  in qcom_pcie_deinit_2_4_0()
721 	reset_control_assert(res->ahb_reset);  in qcom_pcie_deinit_2_4_0()
735 	ret = reset_control_assert(res->axi_m_reset);  in qcom_pcie_init_2_4_0()
741 	ret = reset_control_assert(res->axi_s_reset);  in qcom_pcie_init_2_4_0()
749 	ret = reset_control_assert(res->pipe_reset);  in qcom_pcie_init_2_4_0()
755 	ret = reset_control_assert(res->pipe_sticky_reset);  in qcom_pcie_init_2_4_0()
761 	ret = reset_control_assert(res->phy_reset);  in qcom_pcie_init_2_4_0()
767 	ret = reset_control_assert(res->phy_ahb_reset);  in qcom_pcie_init_2_4_0()
775 	ret = reset_control_assert(res->axi_m_sticky_reset);  in qcom_pcie_init_2_4_0()
781 	ret = reset_control_assert(res->pwr_reset);  in qcom_pcie_init_2_4_0()
787 	ret = reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_4_0()
899 	reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_4_0()
901 	reset_control_assert(res->pwr_reset);  in qcom_pcie_init_2_4_0()
903 	reset_control_assert(res->axi_s_reset);  in qcom_pcie_init_2_4_0()
905 	reset_control_assert(res->axi_m_sticky_reset);  in qcom_pcie_init_2_4_0()
907 	reset_control_assert(res->axi_m_reset);  in qcom_pcie_init_2_4_0()
909 	reset_control_assert(res->pipe_sticky_reset);  in qcom_pcie_init_2_4_0()
911 	reset_control_assert(res->pipe_reset);  in qcom_pcie_init_2_4_0()
913 	reset_control_assert(res->phy_reset);  in qcom_pcie_init_2_4_0()
915 	reset_control_assert(res->phy_ahb_reset);  in qcom_pcie_init_2_4_0()
978 		ret = reset_control_assert(res->rst[i]);  in qcom_pcie_init_2_3_3()
1074 		reset_control_assert(res->rst[i]);  in qcom_pcie_init_2_3_3()