Lines Matching refs:FST_MAX_PORTS
50 #define FST_MAX_PORTS 4 macro
271 struct rxdesc rxDescrRing[FST_MAX_PORTS][NUM_RX_BUFFER];
272 struct txdesc txDescrRing[FST_MAX_PORTS][NUM_TX_BUFFER];
275 u8 smallRxBuffer[FST_MAX_PORTS][NUM_RX_BUFFER][LEN_SMALL_RX_BUFFER];
276 u8 smallTxBuffer[FST_MAX_PORTS][NUM_TX_BUFFER][LEN_SMALL_TX_BUFFER];
305 u32 v24IpSts[FST_MAX_PORTS]; /* V.24 control input status */
306 u32 v24OpSts[FST_MAX_PORTS]; /* V.24 control output status */
308 struct port_cfg portConfig[FST_MAX_PORTS];
310 u16 clockStatus[FST_MAX_PORTS]; /* lsb: 0=> present, 1=> absent */
314 u16 txDescrIndex[FST_MAX_PORTS]; /* transmit descriptor ring index */
315 u16 rxDescrIndex[FST_MAX_PORTS]; /* receive descriptor ring index */
317 u16 portMailbox[FST_MAX_PORTS][2]; /* command, modifier */
330 u32 portHandle[FST_MAX_PORTS];
333 u32 transmitBufferUnderflow[FST_MAX_PORTS];
336 u32 v24DebouncedSts[FST_MAX_PORTS];
339 u32 ctsTimer[FST_MAX_PORTS];
340 u32 ctsTimerRun[FST_MAX_PORTS];
341 u32 dcdTimer[FST_MAX_PORTS];
342 u32 dcdTimerRun[FST_MAX_PORTS];
413 u8 txBuffer[FST_MAX_PORTS][NUM_TX_BUFFER][LEN_TX_BUFFER];
414 u8 rxBuffer[FST_MAX_PORTS][NUM_RX_BUFFER][LEN_RX_BUFFER];
461 struct fst_port_info ports[FST_MAX_PORTS];