Lines Matching defs:shmem2_region
2121 struct shmem2_region { struct
2123 u32 size; /* 0x0000 */
2125 u32 dcc_support; /* 0x0004 */
2133 u32 ext_phy_fw_version2[PORT_MAX]; /* 0x0008 */
2139 u32 mf_cfg_addr; /* 0x0010 */
2142 struct fw_flr_mb flr_mb; /* 0x0014 */
2143 u32 dcbx_lldp_params_offset; /* 0x0028 */
2145 u32 dcbx_neg_res_offset; /* 0x002c */
2147 u32 dcbx_remote_mib_offset; /* 0x0030 */
2155 u32 other_shmem_base_addr; /* 0x0034 */
2156 u32 other_shmem2_base_addr; /* 0x0038 */
2161 u32 mcp_vf_disabled[E2_VF_MAX / 32]; /* 0x003c */
2167 u32 drv_ack_vf_disabled[E2_FUNC_MAX][E2_VF_MAX / 32]; /* 0x0044 */
2169 u32 dcbx_lldp_dcbx_stat_offset; /* 0x0064 */
2181 u32 edebug_driver_if[2]; /* 0x0068 */
2186 u32 nvm_retain_bitmap_addr; /* 0x0070 */
2189 u32 afex_driver_support; /* 0x0074 */
2195 u32 afex_scratchpad_addr_to_write[E2_FUNC_MAX];
2200 u32 afex_param1_to_driver[E2_FUNC_MAX]; /* 0x0088 */
2201 u32 afex_param2_to_driver[E2_FUNC_MAX]; /* 0x0098 */
2203 u32 swim_base_addr; /* 0x0108 */
2204 u32 swim_funcs;
2205 u32 swim_main_cb;
2210 u32 afex_profiles_enabled[2];
2213 u32 drv_flags;
2222 u32 extended_dev_info_shared_addr;
2223 u32 ncsi_oem_data_addr;
2225 u32 ocsd_host_addr; /* initialized by option ROM */
2226 u32 ocbb_host_addr; /* initialized by option ROM */
2227 u32 ocsd_req_update_interval; /* initialized by option ROM */
2228 u32 temperature_in_half_celsius;
2229 u32 glob_struct_in_host;
2231 u32 dcbx_neg_res_ext_offset;
2234 u32 drv_capabilities_flag[E2_FUNC_MAX];
2242 u32 extended_dev_info_shared_cfg_size;
2244 u32 dcbx_en[PORT_MAX];
2247 u32 multi_thread_data_offset;
2250 u32 drv_info_host_addr_lo;
2251 u32 drv_info_host_addr_hi;
2254 u32 drv_info_control;
2259 u32 ibft_host_addr; /* initialized by option ROM */
2260 struct eee_remote_vals eee_remote_vals[PORT_MAX];
2261 u32 reserved[E2_FUNC_MAX];
2278 u32 eee_status[PORT_MAX];
2294 u32 sizeof_port_stats;
2297 u32 lfa_host_addr[PORT_MAX];
2298 u32 reserved1;
2300 u32 reserved2; /* Offset 0x148 */
2301 u32 reserved3; /* Offset 0x14C */
2302 u32 reserved4; /* Offset 0x150 */
2303 u32 link_attr_sync[PORT_MAX]; /* Offset 0x154 */
2312 u32 reserved5[2];
2313 u32 link_change_count[PORT_MAX]; /* Offset 0x160-0x164 */
2316 struct os_drv_ver func_os_drv_ver[E2_FUNC_MAX]; /* Offset 0x16c */
2319 u32 mfw_drv_indication;
2323 union { /* For various OEMs */ /* Offset 0x1a0 */
2345 u32 c2s_pcp_map_lower[E2_FUNC_MAX]; /* 0x1a4 */
2351 u32 c2s_pcp_map_upper[E2_FUNC_MAX]; /* 0x1b4 */
2354 u32 c2s_pcp_map_default[E2_FUNC_MAX]; /* 0x1c4 */
2357 u32 fc_npiv_nvram_tbl_addr[PORT_MAX]; /* 0x1d4 */
2360 enum curr_cfg_method_e curr_cfg; /* 0x1dc */
2365 u32 netproc_fw_ver; /* 0x1e0 */
2368 u32 clp_ver; /* 0x1e4 */
2370 u32 pcie_bus_num; /* 0x1e8 */
2372 u32 sriov_switch_mode; /* 0x1ec */
2377 u8 rsrv2[E2_FUNC_MAX]; /* 0x1f0 */
2379 u32 img_inv_table_addr; /* Address to INV_TABLE_P */ /* 0x1f4 */
2381 u32 mtu_size[E2_FUNC_MAX]; /* 0x1f8 */
2383 u32 os_driver_state[E2_FUNC_MAX]; /* 0x208 */
2390 struct mdump_driver_info drv_info; /* 0x218 */