590 #define DSI_PORT_READ(offset) \  macro
726 	u32 afec0 = DSI_PORT_READ(PHY_AFEC0);  in vc4_dsi_latch_ulps()
756 	bool ulps_currently_enabled = (DSI_PORT_READ(PHY_AFEC0) &  in vc4_dsi_ulps()
763 	DSI_PORT_WRITE(PHYC, DSI_PORT_READ(PHYC) | phyc_ulps);  in vc4_dsi_ulps()
764 	ret = wait_for((DSI_PORT_READ(STAT) & stat_ulps) == stat_ulps, 200);  in vc4_dsi_ulps()
768 			 DSI_PORT_READ(STAT));  in vc4_dsi_ulps()
769 		DSI_PORT_WRITE(PHYC, DSI_PORT_READ(PHYC) & ~phyc_ulps);  in vc4_dsi_ulps()
782 	DSI_PORT_WRITE(PHYC, DSI_PORT_READ(PHYC) & ~phyc_ulps);  in vc4_dsi_ulps()
783 	ret = wait_for((DSI_PORT_READ(STAT) & stat_stop) == stat_stop, 200);  in vc4_dsi_ulps()
787 			 DSI_PORT_READ(STAT));  in vc4_dsi_ulps()
788 		DSI_PORT_WRITE(PHYC, DSI_PORT_READ(PHYC) & ~phyc_ulps);  in vc4_dsi_ulps()
928 	DSI_PORT_WRITE(STAT, DSI_PORT_READ(STAT));  in vc4_dsi_encoder_enable()
1082 		       DSI_PORT_READ(CTRL) |  in vc4_dsi_encoder_enable()
1104 		DSI_PORT_WRITE(CTRL, DSI_PORT_READ(CTRL) | DSI0_CTRL_CTRL0);  in vc4_dsi_encoder_enable()
1106 		DSI_PORT_WRITE(CTRL, DSI_PORT_READ(CTRL) | DSI1_CTRL_EN);  in vc4_dsi_encoder_enable()
1112 			       DSI_PORT_READ(PHY_AFEC0) &  in vc4_dsi_encoder_enable()
1243 			DSI_PORT_READ(INT_STAT));  in vc4_dsi_host_transfer()
1255 		u32 rxpkt1h = DSI_PORT_READ(RXPKT1H);  in vc4_dsi_host_transfer()
1288 	DSI_PORT_WRITE(TXPKT1C, DSI_PORT_READ(TXPKT1C) & ~DSI_TXPKT1C_CMD_EN);  in vc4_dsi_host_transfer()
1291 		       DSI_PORT_READ(CTRL) |  in vc4_dsi_host_transfer()
1383 	u32 stat = DSI_PORT_READ(INT_STAT);  in vc4_dsi_irq_defer_to_thread_handler()
1398 	u32 stat = DSI_PORT_READ(INT_STAT);  in vc4_dsi_irq_handler()
1530 	if (DSI_PORT_READ(ID) != DSI_ID_VALUE) {  in vc4_dsi_bind()
1532 			DSI_PORT_READ(ID), DSI_ID_VALUE);  in vc4_dsi_bind()
1572 	DSI_PORT_WRITE(INT_STAT, DSI_PORT_READ(INT_STAT));  in vc4_dsi_bind()