Lines Matching refs:gb_addr_config
3180 u32 gb_addr_config = RREG32(GB_ADDR_CONFIG); in cik_gpu_init() local
3202 gb_addr_config = BONAIRE_GB_ADDR_CONFIG_GOLDEN; in cik_gpu_init()
3219 gb_addr_config = HAWAII_GB_ADDR_CONFIG_GOLDEN; in cik_gpu_init()
3236 gb_addr_config = BONAIRE_GB_ADDR_CONFIG_GOLDEN; in cik_gpu_init()
3255 gb_addr_config = BONAIRE_GB_ADDR_CONFIG_GOLDEN; in cik_gpu_init()
3289 gb_addr_config &= ~ROW_SIZE_MASK; in cik_gpu_init()
3293 gb_addr_config |= ROW_SIZE(0); in cik_gpu_init()
3296 gb_addr_config |= ROW_SIZE(1); in cik_gpu_init()
3299 gb_addr_config |= ROW_SIZE(2); in cik_gpu_init()
3330 ((gb_addr_config & PIPE_INTERLEAVE_SIZE_MASK) >> PIPE_INTERLEAVE_SIZE_SHIFT) << 8; in cik_gpu_init()
3332 ((gb_addr_config & ROW_SIZE_MASK) >> ROW_SIZE_SHIFT) << 12; in cik_gpu_init()
3334 WREG32(GB_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()
3335 WREG32(HDP_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()
3336 WREG32(DMIF_ADDR_CALC, gb_addr_config); in cik_gpu_init()
3337 WREG32(SDMA0_TILING_CONFIG + SDMA0_REGISTER_OFFSET, gb_addr_config & 0x70); in cik_gpu_init()
3338 WREG32(SDMA0_TILING_CONFIG + SDMA1_REGISTER_OFFSET, gb_addr_config & 0x70); in cik_gpu_init()
3339 WREG32(UVD_UDEC_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()
3340 WREG32(UVD_UDEC_DB_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()
3341 WREG32(UVD_UDEC_DBW_ADDR_CONFIG, gb_addr_config); in cik_gpu_init()