Lines Matching refs:_MMIO_PORT
167 #define _MMIO_PORT(port, a, b) _MMIO(_PORT(port, a, b)) macro
1629 #define BXT_PHY_CTL(port) _MMIO_PORT(port, _BXT_PHY_CTL_DDI_A, \
1649 #define BXT_PORT_PLL_ENABLE(port) _MMIO_PORT(port, _PORT_PLL_A, _PORT_PLL_B)
1721 #define ICL_PORT_CL_DW5(port) _MMIO_PORT(port, _ICL_PORT_CL_DW5_A, \
1726 #define ICL_PORT_CL_DW10(port) _MMIO_PORT(port, \
1759 #define ICL_PORT_CL_DW12(port) _MMIO_PORT((port), \
1807 #define ICL_PORT_PCS_DW1_GRP(port) _MMIO_PORT(port,\
1810 #define ICL_PORT_PCS_DW1_LN0(port) _MMIO_PORT(port, \
1813 #define ICL_PORT_PCS_DW1_AUX(port) _MMIO_PORT(port, \
1854 #define ICL_PORT_TX_DW2_GRP(port) _MMIO_PORT(port, \
1857 #define ICL_PORT_TX_DW2_LN0(port) _MMIO_PORT(port, \
1860 #define ICL_PORT_TX_DW2_AUX(port) _MMIO_PORT(port, \
1886 #define ICL_PORT_TX_DW4_GRP(port) _MMIO_PORT(port, \
1894 #define ICL_PORT_TX_DW4_AUX(port) _MMIO_PORT(port, \
1913 #define ICL_PORT_TX_DW5_GRP(port) _MMIO_PORT(port, \
1916 #define ICL_PORT_TX_DW5_LN0(port) _MMIO_PORT(port, \
1919 #define ICL_PORT_TX_DW5_AUX(port) _MMIO_PORT(port, \
2078 #define ICL_PORT_COMP_DW0(port) _MMIO_PORT(port, _ICL_PORT_COMP_DW0_A, \
2082 #define ICL_PORT_COMP_DW1(port) _MMIO_PORT(port, _ICL_PORT_COMP_DW1_A, \
2086 #define ICL_PORT_COMP_DW3(port) _MMIO_PORT(port, _ICL_PORT_COMP_DW3_A, \
2090 #define ICL_PORT_COMP_DW9(port) _MMIO_PORT(port, _ICL_PORT_COMP_DW9_A, \
2094 #define ICL_PORT_COMP_DW10(port) _MMIO_PORT(port, \
5452 #define DP_AUX_CH_CTL(aux_ch) _MMIO_PORT(aux_ch, _DPA_AUX_CH_CTL, _DPB_AUX_CH_CTL)
8233 #define PCH_DP_AUX_CH_CTL(aux_ch) _MMIO_PORT((aux_ch) - AUX_CH_B, _PCH_DPB_AUX_CH_CTL, _PCH_DPC_AU…
9031 #define DP_TP_CTL(port) _MMIO_PORT(port, _DP_TP_CTL_A, _DP_TP_CTL_B)
9050 #define DP_TP_STATUS(port) _MMIO_PORT(port, _DP_TP_STATUS_A, _DP_TP_STATUS_B)
9062 #define DDI_BUF_CTL(port) _MMIO_PORT(port, _DDI_BUF_CTL_A, _DDI_BUF_CTL_B)
9161 #define PORT_CLK_SEL(port) _MMIO_PORT(port, _PORT_CLK_SEL_A, _PORT_CLK_SEL_B)
9337 #define MG_PLL_ENABLE(port) _MMIO_PORT((port) - PORT_C, _MG_PLL1_ENABLE, \
9346 #define MG_REFCLKIN_CTL(port) _MMIO_PORT((port) - PORT_C, \
9358 #define MG_CLKTOP2_CORECLKCTL1(port) _MMIO_PORT((port) - PORT_C, \
9374 #define MG_CLKTOP2_HSCLKCTL(port) _MMIO_PORT((port) - PORT_C, \
9385 #define MG_PLL_DIV0(port) _MMIO_PORT((port) - PORT_C, _MG_PLL_DIV0_PORT1, \
9399 #define MG_PLL_DIV1(port) _MMIO_PORT((port) - PORT_C, _MG_PLL_DIV1_PORT1, \
9412 #define MG_PLL_LF(port) _MMIO_PORT((port) - PORT_C, _MG_PLL_LF_PORT1, \
9425 #define MG_PLL_FRAC_LOCK(port) _MMIO_PORT((port) - PORT_C, \
9439 #define MG_PLL_SSC(port) _MMIO_PORT((port) - PORT_C, _MG_PLL_SSC_PORT1, \
9459 #define MG_PLL_BIAS(port) _MMIO_PORT((port) - PORT_C, _MG_PLL_BIAS_PORT1, \
9471 #define MG_PLL_TDC_COLDST_BIAS(port) _MMIO_PORT((port) - PORT_C, \
9714 #define ICL_DSI_ESC_CLK_DIV(port) _MMIO_PORT((port), \
9719 #define ICL_DPHY_ESC_CLK_DIV(port) _MMIO_PORT((port), \
9865 #define ICL_DSI_IO_MODECTL(port) _MMIO_PORT(port, \
10345 #define ICL_PHY_MISC(port) _MMIO_PORT(port, _ICL_PHY_MISC_A, \