3868 	struct ci_single_dpm_table *pcie_table = &pi->dpm_table.pcie_speed_table;  in ci_trim_pcie_dpm_states()  local
3871 	for (i = 0; i < pcie_table->count; i++) {  in ci_trim_pcie_dpm_states()
3872 		if ((pcie_table->dpm_levels[i].value < speed_low) ||  in ci_trim_pcie_dpm_states()
3873 		    (pcie_table->dpm_levels[i].param1 < lanes_low) ||  in ci_trim_pcie_dpm_states()
3874 		    (pcie_table->dpm_levels[i].value > speed_high) ||  in ci_trim_pcie_dpm_states()
3875 		    (pcie_table->dpm_levels[i].param1 > lanes_high))  in ci_trim_pcie_dpm_states()
3876 			pcie_table->dpm_levels[i].enabled = false;  in ci_trim_pcie_dpm_states()
3878 			pcie_table->dpm_levels[i].enabled = true;  in ci_trim_pcie_dpm_states()
3881 	for (i = 0; i < pcie_table->count; i++) {  in ci_trim_pcie_dpm_states()
3882 		if (pcie_table->dpm_levels[i].enabled) {  in ci_trim_pcie_dpm_states()
3883 			for (j = i + 1; j < pcie_table->count; j++) {  in ci_trim_pcie_dpm_states()
3884 				if (pcie_table->dpm_levels[j].enabled) {  in ci_trim_pcie_dpm_states()
3885 					if ((pcie_table->dpm_levels[i].value == pcie_table->dpm_levels[j].value) &&  in ci_trim_pcie_dpm_states()
3886 					    (pcie_table->dpm_levels[i].param1 == pcie_table->dpm_levels[j].param1))  in ci_trim_pcie_dpm_states()
3887 						pcie_table->dpm_levels[j].enabled = false;  in ci_trim_pcie_dpm_states()
6545 	struct ci_single_dpm_table *pcie_table = &pi->dpm_table.pcie_speed_table;  in ci_dpm_print_clock_levels()  local
6585 		for (i = 0; i < pcie_table->count; i++) {  in ci_dpm_print_clock_levels()
6586 			if (pcie_speed != pcie_table->dpm_levels[i].value)  in ci_dpm_print_clock_levels()
6592 		for (i = 0; i < pcie_table->count; i++)  in ci_dpm_print_clock_levels()
6594 					(pcie_table->dpm_levels[i].value == 0) ? "2.5GT/s, x1" :  in ci_dpm_print_clock_levels()
6595 					(pcie_table->dpm_levels[i].value == 1) ? "5.0GT/s, x16" :  in ci_dpm_print_clock_levels()
6596 					(pcie_table->dpm_levels[i].value == 2) ? "8.0GT/s, x16" : "",  in ci_dpm_print_clock_levels()