Lines Matching refs:pcie_lane
3921 state->performance_levels[0].pcie_lane, in ci_trim_dpm_states()
3923 state->performance_levels[high_limit_count].pcie_lane); in ci_trim_dpm_states()
5598 pl->pcie_lane = amdgpu_get_pcie_lane_support(adev, in ci_parse_pplib_clock_info()
5617 pl->pcie_lane = pi->vbios_boot_state.pcie_lane_bootup_value; in ci_parse_pplib_clock_info()
5627 if (pi->pcie_lane_powersaving.max < pl->pcie_lane) in ci_parse_pplib_clock_info()
5628 pi->pcie_lane_powersaving.max = pl->pcie_lane; in ci_parse_pplib_clock_info()
5629 if (pi->pcie_lane_powersaving.min > pl->pcie_lane) in ci_parse_pplib_clock_info()
5630 pi->pcie_lane_powersaving.min = pl->pcie_lane; in ci_parse_pplib_clock_info()
5638 if (pi->pcie_lane_performance.max < pl->pcie_lane) in ci_parse_pplib_clock_info()
5639 pi->pcie_lane_performance.max = pl->pcie_lane; in ci_parse_pplib_clock_info()
5640 if (pi->pcie_lane_performance.min > pl->pcie_lane) in ci_parse_pplib_clock_info()
5641 pi->pcie_lane_performance.min = pl->pcie_lane; in ci_parse_pplib_clock_info()
6125 i, pl->sclk, pl->mclk, pl->pcie_gen + 1, pl->pcie_lane); in ci_dpm_print_power_state()
6136 (ci_cpl1->pcie_lane == ci_cpl2->pcie_lane)); in ci_are_power_levels_equal()