Lines Matching refs:clkr
230 .clkr.hw.init = &(struct clk_init_data){
257 .clkr.hw.init = &(struct clk_init_data){
283 .clkr.hw.init = &(struct clk_init_data){
299 .clkr.hw.init = &(struct clk_init_data){
314 .clkr.hw.init = &(struct clk_init_data){
326 .clkr.hw.init = &(struct clk_init_data){
351 .clkr.hw.init = &(struct clk_init_data){
375 .clkr.hw.init = &(struct clk_init_data){
394 .clkr.hw.init = &(struct clk_init_data){
407 .clkr.hw.init = &(struct clk_init_data){
420 .clkr.hw.init = &(struct clk_init_data){
433 .clkr.hw.init = &(struct clk_init_data){
463 .clkr.hw.init = &(struct clk_init_data){
476 .clkr.hw.init = &(struct clk_init_data){
504 .clkr.hw.init = &(struct clk_init_data){
516 .clkr.hw.init = &(struct clk_init_data){
539 .clkr.hw.init = &(struct clk_init_data){
552 .clkr.hw.init = &(struct clk_init_data){
565 .clkr.hw.init = &(struct clk_init_data){
578 .clkr.hw.init = &(struct clk_init_data){
592 .clkr.hw.init = &(struct clk_init_data){
617 .clkr.hw.init = &(struct clk_init_data){
636 .clkr.hw.init = &(struct clk_init_data){
655 .clkr.hw.init = &(struct clk_init_data){
679 .clkr.hw.init = &(struct clk_init_data){
693 .clkr.hw.init = &(struct clk_init_data){
721 .clkr.hw.init = &(struct clk_init_data){
735 .clkr.hw.init = &(struct clk_init_data){
749 .clkr.hw.init = &(struct clk_init_data){
763 .clkr.hw.init = &(struct clk_init_data){
782 .clkr.hw.init = &(struct clk_init_data){
795 .clkr.hw.init = &(struct clk_init_data){
808 .clkr.hw.init = &(struct clk_init_data){
831 .clkr.hw.init = &(struct clk_init_data){
843 .clkr.hw.init = &(struct clk_init_data){
856 .clkr.hw.init = &(struct clk_init_data){
875 .clkr.hw.init = &(struct clk_init_data){
894 .clkr.hw.init = &(struct clk_init_data){
914 .clkr.hw.init = &(struct clk_init_data){
932 .clkr.hw.init = &(struct clk_init_data){
945 .clkr.hw.init = &(struct clk_init_data){
963 .clkr.hw.init = &(struct clk_init_data){
982 .clkr.hw.init = &(struct clk_init_data){
1000 .clkr.hw.init = &(struct clk_init_data){
1018 .clkr.hw.init = &(struct clk_init_data){
1036 .clkr.hw.init = &(struct clk_init_data){
1059 .clkr.hw.init = &(struct clk_init_data){
1081 .clkr.hw.init = &(struct clk_init_data){
1100 .clkr.hw.init = &(struct clk_init_data){
1110 .clkr = {
1125 .clkr = {
1142 .clkr = {
1159 .clkr = {
1176 .clkr = {
1193 .clkr = {
1210 .clkr = {
1227 .clkr = {
1244 .clkr = {
1261 .clkr = {
1277 .clkr = {
1294 .clkr = {
1310 .clkr = {
1327 .clkr = {
1344 .clkr = {
1361 .clkr = {
1378 .clkr = {
1395 .clkr = {
1412 .clkr = {
1429 .clkr = {
1446 .clkr = {
1463 .clkr = {
1479 .clkr = {
1496 .clkr = {
1513 .clkr = {
1530 .clkr = {
1547 .clkr = {
1563 .clkr = {
1580 .clkr = {
1597 .clkr = {
1614 .clkr = {
1631 .clkr = {
1648 .clkr = {
1665 .clkr = {
1682 .clkr = {
1699 .clkr = {
1716 .clkr = {
1733 .clkr = {
1750 .clkr = {
1767 .clkr = {
1783 .clkr = {
1799 .clkr = {
1816 .clkr = {
1833 .clkr = {
1850 .clkr = {
1867 .clkr = {
1883 .clkr = {
1900 .clkr = {
1917 .clkr = {
1934 .clkr = {
1951 .clkr = {
1968 .clkr = {
1985 .clkr = {
2002 .clkr = {
2019 .clkr = {
2036 .clkr = {
2053 .clkr = {
2070 .clkr = {
2087 .clkr = {
2104 .clkr = {
2121 .clkr = {
2138 .clkr = {
2155 .clkr = {
2172 .clkr = {
2189 .clkr = {
2206 .clkr = {
2223 .clkr = {
2240 .clkr = {
2257 .clkr = {
2274 .clkr = {
2291 .clkr = {
2308 .clkr = {
2325 .clkr = {
2342 .clkr = {
2359 .clkr = {
2376 .clkr = {
2393 .clkr = {
2410 .clkr = {
2427 .clkr = {
2444 .clkr = {
2461 .clkr = {
2478 .clkr = {
2495 .clkr = {
2512 .clkr = {
2529 .clkr = {
2546 .clkr = {
2563 .clkr = {
2580 .clkr = {
2597 .clkr = {
2614 .clkr = {
2632 .clkr = {
2649 .clkr = {
2666 .clkr = {
2683 .clkr = {
2700 .clkr = {
2717 .clkr = {
2734 .clkr = {
2751 .clkr = {
2768 .clkr = {
2785 .clkr = {
2802 .clkr = {
2819 .clkr = {
2836 .clkr = {
2853 .clkr = {
2870 .clkr = {
2887 .clkr = {
2904 .clkr = {
2921 .clkr = {
2938 .clkr = {
2955 .clkr = {
2972 .clkr = {
2987 .clkr = {
3004 .clkr = {
3021 .clkr = {
3136 [MMSS_AHB_CLK_SRC] = &mmss_ahb_clk_src.clkr,
3137 [MMSS_AXI_CLK_SRC] = &mmss_axi_clk_src.clkr,
3138 [MMPLL0] = &mmpll0.clkr,
3140 [MMPLL1] = &mmpll1.clkr,
3142 [MMPLL2] = &mmpll2.clkr,
3143 [MMPLL3] = &mmpll3.clkr,
3144 [MMPLL4] = &mmpll4.clkr,
3145 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3146 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3147 [CSI2_CLK_SRC] = &csi2_clk_src.clkr,
3148 [CSI3_CLK_SRC] = &csi3_clk_src.clkr,
3149 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
3150 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3151 [VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
3152 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
3153 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
3154 [PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
3155 [OCMEMNOC_CLK_SRC] = &ocmemnoc_clk_src.clkr,
3156 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
3157 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3158 [JPEG1_CLK_SRC] = &jpeg1_clk_src.clkr,
3159 [JPEG2_CLK_SRC] = &jpeg2_clk_src.clkr,
3160 [EDPPIXEL_CLK_SRC] = &edppixel_clk_src.clkr,
3161 [EXTPCLK_CLK_SRC] = &extpclk_clk_src.clkr,
3162 [VP_CLK_SRC] = &vp_clk_src.clkr,
3163 [CCI_CLK_SRC] = &cci_clk_src.clkr,
3164 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
3165 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
3166 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
3167 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
3168 [MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
3169 [MCLK3_CLK_SRC] = &mclk3_clk_src.clkr,
3170 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
3171 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
3172 [CSI2PHYTIMER_CLK_SRC] = &csi2phytimer_clk_src.clkr,
3173 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
3174 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
3175 [BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
3176 [EDPAUX_CLK_SRC] = &edpaux_clk_src.clkr,
3177 [EDPLINK_CLK_SRC] = &edplink_clk_src.clkr,
3178 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
3179 [ESC1_CLK_SRC] = &esc1_clk_src.clkr,
3180 [HDMI_CLK_SRC] = &hdmi_clk_src.clkr,
3181 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
3182 [MMSS_RBCPR_CLK_SRC] = &rbcpr_clk_src.clkr,
3183 [RBBMTIMER_CLK_SRC] = &rbbmtimer_clk_src.clkr,
3184 [MAPLE_CLK_SRC] = &maple_clk_src.clkr,
3185 [VDP_CLK_SRC] = &vdp_clk_src.clkr,
3186 [VPU_BUS_CLK_SRC] = &vpu_bus_clk_src.clkr,
3187 [MMSS_CXO_CLK] = &mmss_cxo_clk.clkr,
3188 [MMSS_SLEEPCLK_CLK] = &mmss_sleepclk_clk.clkr,
3189 [AVSYNC_AHB_CLK] = &avsync_ahb_clk.clkr,
3190 [AVSYNC_EDPPIXEL_CLK] = &avsync_edppixel_clk.clkr,
3191 [AVSYNC_EXTPCLK_CLK] = &avsync_extpclk_clk.clkr,
3192 [AVSYNC_PCLK0_CLK] = &avsync_pclk0_clk.clkr,
3193 [AVSYNC_PCLK1_CLK] = &avsync_pclk1_clk.clkr,
3194 [AVSYNC_VP_CLK] = &avsync_vp_clk.clkr,
3195 [CAMSS_AHB_CLK] = &camss_ahb_clk.clkr,
3196 [CAMSS_CCI_CCI_AHB_CLK] = &camss_cci_cci_ahb_clk.clkr,
3197 [CAMSS_CCI_CCI_CLK] = &camss_cci_cci_clk.clkr,
3198 [CAMSS_CSI0_AHB_CLK] = &camss_csi0_ahb_clk.clkr,
3199 [CAMSS_CSI0_CLK] = &camss_csi0_clk.clkr,
3200 [CAMSS_CSI0PHY_CLK] = &camss_csi0phy_clk.clkr,
3201 [CAMSS_CSI0PIX_CLK] = &camss_csi0pix_clk.clkr,
3202 [CAMSS_CSI0RDI_CLK] = &camss_csi0rdi_clk.clkr,
3203 [CAMSS_CSI1_AHB_CLK] = &camss_csi1_ahb_clk.clkr,
3204 [CAMSS_CSI1_CLK] = &camss_csi1_clk.clkr,
3205 [CAMSS_CSI1PHY_CLK] = &camss_csi1phy_clk.clkr,
3206 [CAMSS_CSI1PIX_CLK] = &camss_csi1pix_clk.clkr,
3207 [CAMSS_CSI1RDI_CLK] = &camss_csi1rdi_clk.clkr,
3208 [CAMSS_CSI2_AHB_CLK] = &camss_csi2_ahb_clk.clkr,
3209 [CAMSS_CSI2_CLK] = &camss_csi2_clk.clkr,
3210 [CAMSS_CSI2PHY_CLK] = &camss_csi2phy_clk.clkr,
3211 [CAMSS_CSI2PIX_CLK] = &camss_csi2pix_clk.clkr,
3212 [CAMSS_CSI2RDI_CLK] = &camss_csi2rdi_clk.clkr,
3213 [CAMSS_CSI3_AHB_CLK] = &camss_csi3_ahb_clk.clkr,
3214 [CAMSS_CSI3_CLK] = &camss_csi3_clk.clkr,
3215 [CAMSS_CSI3PHY_CLK] = &camss_csi3phy_clk.clkr,
3216 [CAMSS_CSI3PIX_CLK] = &camss_csi3pix_clk.clkr,
3217 [CAMSS_CSI3RDI_CLK] = &camss_csi3rdi_clk.clkr,
3218 [CAMSS_CSI_VFE0_CLK] = &camss_csi_vfe0_clk.clkr,
3219 [CAMSS_CSI_VFE1_CLK] = &camss_csi_vfe1_clk.clkr,
3220 [CAMSS_GP0_CLK] = &camss_gp0_clk.clkr,
3221 [CAMSS_GP1_CLK] = &camss_gp1_clk.clkr,
3222 [CAMSS_ISPIF_AHB_CLK] = &camss_ispif_ahb_clk.clkr,
3223 [CAMSS_JPEG_JPEG0_CLK] = &camss_jpeg_jpeg0_clk.clkr,
3224 [CAMSS_JPEG_JPEG1_CLK] = &camss_jpeg_jpeg1_clk.clkr,
3225 [CAMSS_JPEG_JPEG2_CLK] = &camss_jpeg_jpeg2_clk.clkr,
3226 [CAMSS_JPEG_JPEG_AHB_CLK] = &camss_jpeg_jpeg_ahb_clk.clkr,
3227 [CAMSS_JPEG_JPEG_AXI_CLK] = &camss_jpeg_jpeg_axi_clk.clkr,
3228 [CAMSS_MCLK0_CLK] = &camss_mclk0_clk.clkr,
3229 [CAMSS_MCLK1_CLK] = &camss_mclk1_clk.clkr,
3230 [CAMSS_MCLK2_CLK] = &camss_mclk2_clk.clkr,
3231 [CAMSS_MCLK3_CLK] = &camss_mclk3_clk.clkr,
3232 [CAMSS_MICRO_AHB_CLK] = &camss_micro_ahb_clk.clkr,
3233 [CAMSS_PHY0_CSI0PHYTIMER_CLK] = &camss_phy0_csi0phytimer_clk.clkr,
3234 [CAMSS_PHY1_CSI1PHYTIMER_CLK] = &camss_phy1_csi1phytimer_clk.clkr,
3235 [CAMSS_PHY2_CSI2PHYTIMER_CLK] = &camss_phy2_csi2phytimer_clk.clkr,
3236 [CAMSS_TOP_AHB_CLK] = &camss_top_ahb_clk.clkr,
3237 [CAMSS_VFE_CPP_AHB_CLK] = &camss_vfe_cpp_ahb_clk.clkr,
3238 [CAMSS_VFE_CPP_CLK] = &camss_vfe_cpp_clk.clkr,
3239 [CAMSS_VFE_VFE0_CLK] = &camss_vfe_vfe0_clk.clkr,
3240 [CAMSS_VFE_VFE1_CLK] = &camss_vfe_vfe1_clk.clkr,
3241 [CAMSS_VFE_VFE_AHB_CLK] = &camss_vfe_vfe_ahb_clk.clkr,
3242 [CAMSS_VFE_VFE_AXI_CLK] = &camss_vfe_vfe_axi_clk.clkr,
3243 [MDSS_AHB_CLK] = &mdss_ahb_clk.clkr,
3244 [MDSS_AXI_CLK] = &mdss_axi_clk.clkr,
3245 [MDSS_BYTE0_CLK] = &mdss_byte0_clk.clkr,
3246 [MDSS_BYTE1_CLK] = &mdss_byte1_clk.clkr,
3247 [MDSS_EDPAUX_CLK] = &mdss_edpaux_clk.clkr,
3248 [MDSS_EDPLINK_CLK] = &mdss_edplink_clk.clkr,
3249 [MDSS_EDPPIXEL_CLK] = &mdss_edppixel_clk.clkr,
3250 [MDSS_ESC0_CLK] = &mdss_esc0_clk.clkr,
3251 [MDSS_ESC1_CLK] = &mdss_esc1_clk.clkr,
3252 [MDSS_EXTPCLK_CLK] = &mdss_extpclk_clk.clkr,
3253 [MDSS_HDMI_AHB_CLK] = &mdss_hdmi_ahb_clk.clkr,
3254 [MDSS_HDMI_CLK] = &mdss_hdmi_clk.clkr,
3255 [MDSS_MDP_CLK] = &mdss_mdp_clk.clkr,
3256 [MDSS_MDP_LUT_CLK] = &mdss_mdp_lut_clk.clkr,
3257 [MDSS_PCLK0_CLK] = &mdss_pclk0_clk.clkr,
3258 [MDSS_PCLK1_CLK] = &mdss_pclk1_clk.clkr,
3259 [MDSS_VSYNC_CLK] = &mdss_vsync_clk.clkr,
3260 [MMSS_RBCPR_AHB_CLK] = &mmss_rbcpr_ahb_clk.clkr,
3261 [MMSS_RBCPR_CLK] = &mmss_rbcpr_clk.clkr,
3262 [MMSS_SPDM_AHB_CLK] = &mmss_spdm_ahb_clk.clkr,
3263 [MMSS_SPDM_AXI_CLK] = &mmss_spdm_axi_clk.clkr,
3264 [MMSS_SPDM_CSI0_CLK] = &mmss_spdm_csi0_clk.clkr,
3265 [MMSS_SPDM_GFX3D_CLK] = &mmss_spdm_gfx3d_clk.clkr,
3266 [MMSS_SPDM_JPEG0_CLK] = &mmss_spdm_jpeg0_clk.clkr,
3267 [MMSS_SPDM_JPEG1_CLK] = &mmss_spdm_jpeg1_clk.clkr,
3268 [MMSS_SPDM_JPEG2_CLK] = &mmss_spdm_jpeg2_clk.clkr,
3269 [MMSS_SPDM_MDP_CLK] = &mmss_spdm_mdp_clk.clkr,
3270 [MMSS_SPDM_PCLK0_CLK] = &mmss_spdm_pclk0_clk.clkr,
3271 [MMSS_SPDM_PCLK1_CLK] = &mmss_spdm_pclk1_clk.clkr,
3272 [MMSS_SPDM_VCODEC0_CLK] = &mmss_spdm_vcodec0_clk.clkr,
3273 [MMSS_SPDM_VFE0_CLK] = &mmss_spdm_vfe0_clk.clkr,
3274 [MMSS_SPDM_VFE1_CLK] = &mmss_spdm_vfe1_clk.clkr,
3275 [MMSS_SPDM_RM_AXI_CLK] = &mmss_spdm_rm_axi_clk.clkr,
3276 [MMSS_SPDM_RM_OCMEMNOC_CLK] = &mmss_spdm_rm_ocmemnoc_clk.clkr,
3277 [MMSS_MISC_AHB_CLK] = &mmss_misc_ahb_clk.clkr,
3278 [MMSS_MMSSNOC_AHB_CLK] = &mmss_mmssnoc_ahb_clk.clkr,
3279 [MMSS_MMSSNOC_BTO_AHB_CLK] = &mmss_mmssnoc_bto_ahb_clk.clkr,
3280 [MMSS_MMSSNOC_AXI_CLK] = &mmss_mmssnoc_axi_clk.clkr,
3281 [MMSS_S0_AXI_CLK] = &mmss_s0_axi_clk.clkr,
3282 [OCMEMCX_AHB_CLK] = &ocmemcx_ahb_clk.clkr,
3283 [OCMEMCX_OCMEMNOC_CLK] = &ocmemcx_ocmemnoc_clk.clkr,
3284 [OXILI_OCMEMGX_CLK] = &oxili_ocmemgx_clk.clkr,
3285 [OXILI_GFX3D_CLK] = &oxili_gfx3d_clk.clkr,
3286 [OXILI_RBBMTIMER_CLK] = &oxili_rbbmtimer_clk.clkr,
3287 [OXILICX_AHB_CLK] = &oxilicx_ahb_clk.clkr,
3288 [VENUS0_AHB_CLK] = &venus0_ahb_clk.clkr,
3289 [VENUS0_AXI_CLK] = &venus0_axi_clk.clkr,
3290 [VENUS0_CORE0_VCODEC_CLK] = &venus0_core0_vcodec_clk.clkr,
3291 [VENUS0_CORE1_VCODEC_CLK] = &venus0_core1_vcodec_clk.clkr,
3292 [VENUS0_OCMEMNOC_CLK] = &venus0_ocmemnoc_clk.clkr,
3293 [VENUS0_VCODEC0_CLK] = &venus0_vcodec0_clk.clkr,
3294 [VPU_AHB_CLK] = &vpu_ahb_clk.clkr,
3295 [VPU_AXI_CLK] = &vpu_axi_clk.clkr,
3296 [VPU_BUS_CLK] = &vpu_bus_clk.clkr,
3297 [VPU_CXO_CLK] = &vpu_cxo_clk.clkr,
3298 [VPU_MAPLE_CLK] = &vpu_maple_clk.clkr,
3299 [VPU_SLEEP_CLK] = &vpu_sleep_clk.clkr,
3300 [VPU_VDP_CLK] = &vpu_vdp_clk.clkr,