Lines Matching refs:clkr
166 .clkr = {
181 .clkr = {
208 .clkr.hw.init = &(struct clk_init_data){
227 .clkr.hw.init = &(struct clk_init_data){
246 .clkr.hw.init = &(struct clk_init_data){
269 .clkr.hw.init = &(struct clk_init_data){
283 .clkr.hw.init = &(struct clk_init_data){
297 .clkr.hw.init = &(struct clk_init_data){
317 .clkr.hw.init = &(struct clk_init_data){
331 .clkr.hw.init = &(struct clk_init_data){
351 .clkr.hw.init = &(struct clk_init_data){
372 .clkr.hw.init = &(struct clk_init_data){
405 .clkr.hw.init = &(struct clk_init_data){
419 .clkr.hw.init = &(struct clk_init_data){
433 .clkr.hw.init = &(struct clk_init_data){
447 .clkr.hw.init = &(struct clk_init_data){
461 .clkr.hw.init = &(struct clk_init_data){
475 .clkr.hw.init = &(struct clk_init_data){
489 .clkr.hw.init = &(struct clk_init_data){
503 .clkr.hw.init = &(struct clk_init_data){
517 .clkr.hw.init = &(struct clk_init_data){
531 .clkr.hw.init = &(struct clk_init_data){
545 .clkr.hw.init = &(struct clk_init_data){
559 .clkr.hw.init = &(struct clk_init_data){
573 .clkr.hw.init = &(struct clk_init_data){
587 .clkr.hw.init = &(struct clk_init_data){
601 .clkr.hw.init = &(struct clk_init_data){
615 .clkr.hw.init = &(struct clk_init_data){
640 .clkr.hw.init = &(struct clk_init_data){
664 .clkr.hw.init = &(struct clk_init_data){
683 .clkr.hw.init = &(struct clk_init_data){
706 .clkr.hw.init = &(struct clk_init_data){
728 .clkr.hw.init = &(struct clk_init_data){
742 .clkr.hw.init = &(struct clk_init_data){
763 .clkr.hw.init = &(struct clk_init_data){
786 .clkr.hw.init = &(struct clk_init_data){
800 .clkr.hw.init = &(struct clk_init_data){
814 .clkr.hw.init = &(struct clk_init_data){
828 .clkr.hw.init = &(struct clk_init_data){
851 .clkr.hw.init = &(struct clk_init_data){
873 .clkr.hw.init = &(struct clk_init_data){
887 .clkr.hw.init = &(struct clk_init_data){
901 .clkr.hw.init = &(struct clk_init_data){
915 .clkr.hw.init = &(struct clk_init_data){
929 .clkr.hw.init = &(struct clk_init_data){
943 .clkr.hw.init = &(struct clk_init_data){
964 .clkr.hw.init = &(struct clk_init_data){
975 .clkr = {
990 .clkr = {
1010 .clkr = {
1028 .clkr = {
1046 .clkr = {
1064 .clkr = {
1084 .clkr = {
1099 .clkr = {
1113 .clkr = {
1126 .clkr = {
1142 .clkr = {
1155 .clkr = {
1168 .clkr = {
1181 .clkr = {
1199 .clkr = {
1217 .clkr = {
1235 .clkr = {
1253 .clkr = {
1268 .clkr = {
1282 .clkr = {
1294 .clkr = {
1310 .clkr = {
1327 .clkr = {
1341 .clkr = {
1359 .clkr = {
1377 .clkr = {
1397 .clkr = {
1410 .clkr = {
1426 .clkr = {
1443 .clkr = {
1456 .clkr = {
1469 .clkr = {
1482 .clkr = {
1500 .clkr = {
1515 .clkr = {
1527 .clkr = {
1542 .clkr = {
1555 .clkr = {
1568 .clkr = {
1581 .clkr = {
1599 .clkr = {
1619 .clkr = {
1632 .clkr = {
1645 .clkr = {
1657 .clkr = {
1672 .clkr = {
1685 .clkr = {
1698 .clkr = {
1718 .clkr = {
1731 .clkr = {
1744 .clkr = {
1756 .clkr = {
1771 .clkr = {
1784 .clkr = {
1797 .clkr = {
1815 .clkr = {
1833 .clkr = {
1853 .clkr = {
1866 .clkr = {
1881 .clkr = {
1896 .clkr = {
1911 .clkr = {
1926 .clkr = {
1939 .clkr = {
1957 .clkr = {
1975 .clkr = {
1993 .clkr = {
2011 .clkr = {
2029 .clkr = {
2047 .clkr = {
2065 .clkr = {
2083 .clkr = {
2101 .clkr = {
2119 .clkr = {
2137 .clkr = {
2155 .clkr = {
2173 .clkr = {
2191 .clkr = {
2209 .clkr = {
2227 .clkr = {
2242 .clkr = {
2255 .clkr = {
2270 .clkr = {
2283 .clkr = {
2296 .clkr = {
2314 .clkr = {
2327 .clkr = {
2345 .clkr = {
2363 .clkr = {
2376 .clkr = {
2389 .clkr = {
2409 .clkr = {
2424 .clkr = {
2442 .clkr = {
2457 .clkr = {
2477 .clkr = {
2494 .clkr = {
2506 .clkr = {
2518 .clkr = {
2533 .clkr = {
2551 .clkr = {
2566 .clkr = {
2581 .clkr = {
2601 .clkr = {
2621 .clkr = {
2638 .clkr = {
2650 .clkr = {
2662 .clkr = {
2677 .clkr = {
2695 .clkr = {
2713 .clkr = {
2731 .clkr = {
2744 .clkr = {
2762 .clkr = {
2780 .clkr = {
2793 .clkr = {
2806 .clkr = {
2824 .clkr = {
2841 .clkr = {
2854 .clkr = {
2867 .clkr = {
2885 .clkr = {
2902 .clkr = {
2917 .clkr = {
2930 .clkr = {
2948 .clkr = {
2966 .clkr = {
2986 .clkr = {
3000 .clkr = {
3013 .clkr = {
3029 .clkr = {
3042 .clkr = {
3060 .clkr = {
3076 .clkr = {
3198 [GCC_AGGRE_NOC_PCIE_TBU_CLK] = &gcc_aggre_noc_pcie_tbu_clk.clkr,
3199 [GCC_AGGRE_UFS_CARD_AXI_CLK] = &gcc_aggre_ufs_card_axi_clk.clkr,
3200 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
3201 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
3202 [GCC_AGGRE_USB3_SEC_AXI_CLK] = &gcc_aggre_usb3_sec_axi_clk.clkr,
3203 [GCC_APC_VS_CLK] = &gcc_apc_vs_clk.clkr,
3204 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3205 [GCC_CAMERA_AHB_CLK] = &gcc_camera_ahb_clk.clkr,
3206 [GCC_CAMERA_AXI_CLK] = &gcc_camera_axi_clk.clkr,
3207 [GCC_CAMERA_XO_CLK] = &gcc_camera_xo_clk.clkr,
3208 [GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
3209 [GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
3210 [GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
3211 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
3212 [GCC_CFG_NOC_USB3_SEC_AXI_CLK] = &gcc_cfg_noc_usb3_sec_axi_clk.clkr,
3213 [GCC_CPUSS_AHB_CLK] = &gcc_cpuss_ahb_clk.clkr,
3214 [GCC_CPUSS_AHB_CLK_SRC] = &gcc_cpuss_ahb_clk_src.clkr,
3215 [GCC_CPUSS_RBCPR_CLK] = &gcc_cpuss_rbcpr_clk.clkr,
3216 [GCC_CPUSS_RBCPR_CLK_SRC] = &gcc_cpuss_rbcpr_clk_src.clkr,
3217 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
3218 [GCC_DISP_AHB_CLK] = &gcc_disp_ahb_clk.clkr,
3219 [GCC_DISP_AXI_CLK] = &gcc_disp_axi_clk.clkr,
3220 [GCC_DISP_GPLL0_CLK_SRC] = &gcc_disp_gpll0_clk_src.clkr,
3221 [GCC_DISP_GPLL0_DIV_CLK_SRC] = &gcc_disp_gpll0_div_clk_src.clkr,
3222 [GCC_DISP_XO_CLK] = &gcc_disp_xo_clk.clkr,
3223 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3224 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
3225 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3226 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
3227 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3228 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
3229 [GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
3230 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
3231 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
3232 [GCC_GPU_IREF_CLK] = &gcc_gpu_iref_clk.clkr,
3233 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
3234 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
3235 [GCC_GPU_VS_CLK] = &gcc_gpu_vs_clk.clkr,
3236 [GCC_MSS_AXIS2_CLK] = &gcc_mss_axis2_clk.clkr,
3237 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
3238 [GCC_MSS_GPLL0_DIV_CLK_SRC] = &gcc_mss_gpll0_div_clk_src.clkr,
3239 [GCC_MSS_MFAB_AXIS_CLK] = &gcc_mss_mfab_axis_clk.clkr,
3240 [GCC_MSS_Q6_MEMNOC_AXI_CLK] = &gcc_mss_q6_memnoc_axi_clk.clkr,
3241 [GCC_MSS_SNOC_AXI_CLK] = &gcc_mss_snoc_axi_clk.clkr,
3242 [GCC_MSS_VS_CLK] = &gcc_mss_vs_clk.clkr,
3243 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3244 [GCC_PCIE_0_AUX_CLK_SRC] = &gcc_pcie_0_aux_clk_src.clkr,
3245 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3246 [GCC_PCIE_0_CLKREF_CLK] = &gcc_pcie_0_clkref_clk.clkr,
3247 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3248 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3249 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3250 [GCC_PCIE_0_SLV_Q2A_AXI_CLK] = &gcc_pcie_0_slv_q2a_axi_clk.clkr,
3251 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3252 [GCC_PCIE_1_AUX_CLK_SRC] = &gcc_pcie_1_aux_clk_src.clkr,
3253 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3254 [GCC_PCIE_1_CLKREF_CLK] = &gcc_pcie_1_clkref_clk.clkr,
3255 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3256 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3257 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3258 [GCC_PCIE_1_SLV_Q2A_AXI_CLK] = &gcc_pcie_1_slv_q2a_axi_clk.clkr,
3259 [GCC_PCIE_PHY_AUX_CLK] = &gcc_pcie_phy_aux_clk.clkr,
3260 [GCC_PCIE_PHY_REFGEN_CLK] = &gcc_pcie_phy_refgen_clk.clkr,
3261 [GCC_PCIE_PHY_REFGEN_CLK_SRC] = &gcc_pcie_phy_refgen_clk_src.clkr,
3262 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3263 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
3264 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3265 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
3266 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3267 [GCC_QMIP_CAMERA_AHB_CLK] = &gcc_qmip_camera_ahb_clk.clkr,
3268 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
3269 [GCC_QMIP_VIDEO_AHB_CLK] = &gcc_qmip_video_ahb_clk.clkr,
3270 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
3271 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
3272 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
3273 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
3274 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
3275 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
3276 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
3277 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
3278 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
3279 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
3280 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
3281 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
3282 [GCC_QUPV3_WRAP0_S6_CLK] = &gcc_qupv3_wrap0_s6_clk.clkr,
3283 [GCC_QUPV3_WRAP0_S6_CLK_SRC] = &gcc_qupv3_wrap0_s6_clk_src.clkr,
3284 [GCC_QUPV3_WRAP0_S7_CLK] = &gcc_qupv3_wrap0_s7_clk.clkr,
3285 [GCC_QUPV3_WRAP0_S7_CLK_SRC] = &gcc_qupv3_wrap0_s7_clk_src.clkr,
3286 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
3287 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
3288 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
3289 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
3290 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
3291 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
3292 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
3293 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
3294 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
3295 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
3296 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
3297 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
3298 [GCC_QUPV3_WRAP1_S6_CLK] = &gcc_qupv3_wrap1_s6_clk.clkr,
3299 [GCC_QUPV3_WRAP1_S6_CLK_SRC] = &gcc_qupv3_wrap1_s6_clk_src.clkr,
3300 [GCC_QUPV3_WRAP1_S7_CLK] = &gcc_qupv3_wrap1_s7_clk.clkr,
3301 [GCC_QUPV3_WRAP1_S7_CLK_SRC] = &gcc_qupv3_wrap1_s7_clk_src.clkr,
3302 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
3303 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
3304 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
3305 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
3306 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3307 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3308 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
3309 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3310 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3311 [GCC_SDCC4_APPS_CLK_SRC] = &gcc_sdcc4_apps_clk_src.clkr,
3312 [GCC_SYS_NOC_CPUSS_AHB_CLK] = &gcc_sys_noc_cpuss_ahb_clk.clkr,
3313 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
3315 &gcc_tsif_inactivity_timers_clk.clkr,
3316 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
3317 [GCC_TSIF_REF_CLK_SRC] = &gcc_tsif_ref_clk_src.clkr,
3318 [GCC_UFS_CARD_AHB_CLK] = &gcc_ufs_card_ahb_clk.clkr,
3319 [GCC_UFS_CARD_AXI_CLK] = &gcc_ufs_card_axi_clk.clkr,
3320 [GCC_UFS_CARD_AXI_CLK_SRC] = &gcc_ufs_card_axi_clk_src.clkr,
3321 [GCC_UFS_CARD_CLKREF_CLK] = &gcc_ufs_card_clkref_clk.clkr,
3322 [GCC_UFS_CARD_ICE_CORE_CLK] = &gcc_ufs_card_ice_core_clk.clkr,
3323 [GCC_UFS_CARD_ICE_CORE_CLK_SRC] = &gcc_ufs_card_ice_core_clk_src.clkr,
3324 [GCC_UFS_CARD_PHY_AUX_CLK] = &gcc_ufs_card_phy_aux_clk.clkr,
3325 [GCC_UFS_CARD_PHY_AUX_CLK_SRC] = &gcc_ufs_card_phy_aux_clk_src.clkr,
3326 [GCC_UFS_CARD_RX_SYMBOL_0_CLK] = &gcc_ufs_card_rx_symbol_0_clk.clkr,
3327 [GCC_UFS_CARD_RX_SYMBOL_1_CLK] = &gcc_ufs_card_rx_symbol_1_clk.clkr,
3328 [GCC_UFS_CARD_TX_SYMBOL_0_CLK] = &gcc_ufs_card_tx_symbol_0_clk.clkr,
3329 [GCC_UFS_CARD_UNIPRO_CORE_CLK] = &gcc_ufs_card_unipro_core_clk.clkr,
3331 &gcc_ufs_card_unipro_core_clk_src.clkr,
3332 [GCC_UFS_MEM_CLKREF_CLK] = &gcc_ufs_mem_clkref_clk.clkr,
3333 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
3334 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
3335 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
3336 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
3337 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
3338 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
3339 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
3340 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
3341 [GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
3342 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
3343 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
3345 &gcc_ufs_phy_unipro_core_clk_src.clkr,
3346 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
3347 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
3348 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
3350 &gcc_usb30_prim_mock_utmi_clk_src.clkr,
3351 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
3352 [GCC_USB30_SEC_MASTER_CLK] = &gcc_usb30_sec_master_clk.clkr,
3353 [GCC_USB30_SEC_MASTER_CLK_SRC] = &gcc_usb30_sec_master_clk_src.clkr,
3354 [GCC_USB30_SEC_MOCK_UTMI_CLK] = &gcc_usb30_sec_mock_utmi_clk.clkr,
3356 &gcc_usb30_sec_mock_utmi_clk_src.clkr,
3357 [GCC_USB30_SEC_SLEEP_CLK] = &gcc_usb30_sec_sleep_clk.clkr,
3358 [GCC_USB3_PRIM_CLKREF_CLK] = &gcc_usb3_prim_clkref_clk.clkr,
3359 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
3360 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
3361 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
3362 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
3363 [GCC_USB3_SEC_CLKREF_CLK] = &gcc_usb3_sec_clkref_clk.clkr,
3364 [GCC_USB3_SEC_PHY_AUX_CLK] = &gcc_usb3_sec_phy_aux_clk.clkr,
3365 [GCC_USB3_SEC_PHY_AUX_CLK_SRC] = &gcc_usb3_sec_phy_aux_clk_src.clkr,
3366 [GCC_USB3_SEC_PHY_COM_AUX_CLK] = &gcc_usb3_sec_phy_com_aux_clk.clkr,
3367 [GCC_USB3_SEC_PHY_PIPE_CLK] = &gcc_usb3_sec_phy_pipe_clk.clkr,
3368 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
3369 [GCC_VDDA_VS_CLK] = &gcc_vdda_vs_clk.clkr,
3370 [GCC_VDDCX_VS_CLK] = &gcc_vddcx_vs_clk.clkr,
3371 [GCC_VDDMX_VS_CLK] = &gcc_vddmx_vs_clk.clkr,
3372 [GCC_VIDEO_AHB_CLK] = &gcc_video_ahb_clk.clkr,
3373 [GCC_VIDEO_AXI_CLK] = &gcc_video_axi_clk.clkr,
3374 [GCC_VIDEO_XO_CLK] = &gcc_video_xo_clk.clkr,
3375 [GCC_VS_CTRL_AHB_CLK] = &gcc_vs_ctrl_ahb_clk.clkr,
3376 [GCC_VS_CTRL_CLK] = &gcc_vs_ctrl_clk.clkr,
3377 [GCC_VS_CTRL_CLK_SRC] = &gcc_vs_ctrl_clk_src.clkr,
3378 [GCC_VSENSOR_CLK_SRC] = &gcc_vsensor_clk_src.clkr,
3379 [GPLL0] = &gpll0.clkr,
3380 [GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
3381 [GPLL4] = &gpll4.clkr,
3382 [GCC_CPUSS_DVM_BUS_CLK] = &gcc_cpuss_dvm_bus_clk.clkr,
3383 [GCC_CPUSS_GNOC_CLK] = &gcc_cpuss_gnoc_clk.clkr,