Lines Matching refs:clkr
37 struct clk_regmap_div, clkr)
193 .clkr.hw.init = &(struct clk_init_data){
204 .clkr = {
221 .clkr = {
246 .clkr.hw.init = &(struct clk_init_data){
256 .clkr = {
276 .clkr.hw.init = &(struct clk_init_data){
286 .clkr = {
318 .clkr.hw.init = &(struct clk_init_data){
328 .clkr = {
349 .clkr.hw.init = &(struct clk_init_data){
359 .clkr = {
394 .clkr.hw.init = &(struct clk_init_data){
404 .clkr = {
425 .clkr.hw.init = &(struct clk_init_data){
435 .clkr = {
463 .clkr.hw.init = &(struct clk_init_data){
473 .clkr = {
494 .clkr.hw.init = &(struct clk_init_data){
504 .clkr = {
525 .clkr.hw.init = &(struct clk_init_data){
535 .clkr = {
566 .clkr.hw.init = &(struct clk_init_data){
598 .clkr.hw.init = &(struct clk_init_data){
618 .clkr.hw.init = &(struct clk_init_data){
629 .clkr = {
647 .clkr = {
663 .clkr = {
679 .clkr = {
697 .clkr = {
714 .clkr = {
731 .clkr = {
747 .clkr = {
765 .clkr = {
781 .clkr = {
797 .clkr = {
813 .clkr = {
829 .clkr = {
846 .clkr = {
862 .clkr = {
878 .clkr = {
894 .clkr = {
910 .clkr = {
928 .clkr = {
944 .clkr = {
960 .clkr = {
976 .clkr = {
1001 .clkr.hw.init = &(struct clk_init_data){
1011 .clkr = {
1027 .clkr = {
1043 .clkr = {
1068 .clkr.hw.init = &(struct clk_init_data){
1088 .clkr.hw.init = &(struct clk_init_data){
1099 .clkr = {
1116 .clkr = {
1133 .clkr = {
1158 .clkr.hw.init = &(struct clk_init_data){
1168 .clkr = {
1185 .clkr = {
1202 .clkr = {
1225 regmap_read(pll_div->cdiv.clkr.regmap, pll_vco->reg, &cdiv); in clk_fepll_vco_calc_rate()
1294 ret = regmap_update_bits(pll->cdiv.clkr.regmap, in clk_cpu_div_set_rate()
1320 regmap_read(pll->cdiv.clkr.regmap, pll->cdiv.reg, &cdiv); in clk_cpu_div_recalc_rate()
1367 .cdiv.clkr = {
1400 regmap_read(pll->cdiv.clkr.regmap, pll->cdiv.reg, &cdiv); in clk_regmap_clk_div_recalc_rate()
1421 .cdiv.clkr = {
1436 .cdiv.clkr = {
1451 .cdiv.clkr = {
1466 .cdiv.clkr = {
1481 .cdiv.clkr = {
1506 .cdiv.clkr = {
1524 .cdiv.clkr = {
1549 .clkr.hw.init = &(struct clk_init_data){
1559 .clkr = {
1576 [AUDIO_CLK_SRC] = &audio_clk_src.clkr,
1577 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
1578 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
1579 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
1580 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
1581 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
1582 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
1583 [GCC_USB3_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
1584 [GCC_APPS_CLK_SRC] = &apps_clk_src.clkr,
1585 [GCC_APPS_AHB_CLK_SRC] = &apps_ahb_clk_src.clkr,
1586 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
1587 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
1588 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
1589 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
1590 [FEPHY_125M_DLY_CLK_SRC] = &fephy_125m_dly_clk_src.clkr,
1591 [WCSS2G_CLK_SRC] = &wcss2g_clk_src.clkr,
1592 [WCSS5G_CLK_SRC] = &wcss5g_clk_src.clkr,
1593 [GCC_APSS_AHB_CLK] = &gcc_apss_ahb_clk.clkr,
1594 [GCC_AUDIO_AHB_CLK] = &gcc_audio_ahb_clk.clkr,
1595 [GCC_AUDIO_PWM_CLK] = &gcc_audio_pwm_clk.clkr,
1596 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
1597 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
1598 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
1599 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
1600 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
1601 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
1602 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
1603 [GCC_DCD_XO_CLK] = &gcc_dcd_xo_clk.clkr,
1604 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
1605 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
1606 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
1607 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
1608 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
1609 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
1610 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
1611 [GCC_ESS_CLK] = &gcc_ess_clk.clkr,
1612 [GCC_IMEM_AXI_CLK] = &gcc_imem_axi_clk.clkr,
1613 [GCC_IMEM_CFG_AHB_CLK] = &gcc_imem_cfg_ahb_clk.clkr,
1614 [GCC_PCIE_AHB_CLK] = &gcc_pcie_ahb_clk.clkr,
1615 [GCC_PCIE_AXI_M_CLK] = &gcc_pcie_axi_m_clk.clkr,
1616 [GCC_PCIE_AXI_S_CLK] = &gcc_pcie_axi_s_clk.clkr,
1617 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
1618 [GCC_QPIC_AHB_CLK] = &gcc_qpic_ahb_clk.clkr,
1619 [GCC_QPIC_CLK] = &gcc_qpic_clk.clkr,
1620 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
1621 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
1622 [GCC_TLMM_AHB_CLK] = &gcc_tlmm_ahb_clk.clkr,
1623 [GCC_USB2_MASTER_CLK] = &gcc_usb2_master_clk.clkr,
1624 [GCC_USB2_SLEEP_CLK] = &gcc_usb2_sleep_clk.clkr,
1625 [GCC_USB2_MOCK_UTMI_CLK] = &gcc_usb2_mock_utmi_clk.clkr,
1626 [GCC_USB3_MASTER_CLK] = &gcc_usb3_master_clk.clkr,
1627 [GCC_USB3_SLEEP_CLK] = &gcc_usb3_sleep_clk.clkr,
1628 [GCC_USB3_MOCK_UTMI_CLK] = &gcc_usb3_mock_utmi_clk.clkr,
1629 [GCC_WCSS2G_CLK] = &gcc_wcss2g_clk.clkr,
1630 [GCC_WCSS2G_REF_CLK] = &gcc_wcss2g_ref_clk.clkr,
1631 [GCC_WCSS2G_RTC_CLK] = &gcc_wcss2g_rtc_clk.clkr,
1632 [GCC_WCSS5G_CLK] = &gcc_wcss5g_clk.clkr,
1633 [GCC_WCSS5G_REF_CLK] = &gcc_wcss5g_ref_clk.clkr,
1634 [GCC_WCSS5G_RTC_CLK] = &gcc_wcss5g_rtc_clk.clkr,
1635 [GCC_SDCC_PLLDIV_CLK] = &gcc_apss_sdcc_clk.cdiv.clkr,
1636 [GCC_FEPLL125_CLK] = &gcc_fepll125_clk.cdiv.clkr,
1637 [GCC_FEPLL125DLY_CLK] = &gcc_fepll125dly_clk.cdiv.clkr,
1638 [GCC_FEPLL200_CLK] = &gcc_fepll200_clk.cdiv.clkr,
1639 [GCC_FEPLL500_CLK] = &gcc_fepll500_clk.cdiv.clkr,
1640 [GCC_FEPLL_WCSS2G_CLK] = &gcc_fepllwcss2g_clk.cdiv.clkr,
1641 [GCC_FEPLL_WCSS5G_CLK] = &gcc_fepllwcss5g_clk.cdiv.clkr,
1642 [GCC_APSS_CPU_PLLDIV_CLK] = &gcc_apss_cpu_plldiv_clk.cdiv.clkr,
1643 [GCC_PCNOC_AHB_CLK_SRC] = &gcc_pcnoc_ahb_clk_src.clkr,
1644 [GCC_PCNOC_AHB_CLK] = &pcnoc_clk_src.clkr,
1750 err = clk_rcg2_ops.set_parent(&apps_clk_src.clkr.hw, in gcc_ipq4019_cpu_clk_notifier_fn()
1768 return clk_notifier_register(apps_clk_src.clkr.hw.clk, in gcc_ipq4019_probe()
1774 return clk_notifier_unregister(apps_clk_src.clkr.hw.clk, in gcc_ipq4019_remove()