Lines Matching refs:mtspr
64 mtspr SPRN_HID0,r4 /* Disable DPM */
92 mtspr SPRN_HID0,r3
98 mtspr SPRN_HID0,r3
100 mtspr SPRN_HID0,r3
110 1: mtspr SPRN_L2CR,r3
144 1: mtspr SPRN_L2CR,r5
156 mtspr SPRN_L2CR,r4
168 mtspr SPRN_L2CR,r4
174 mtspr SPRN_HID0,r0
182 mtspr SPRN_HID0,r0
210 mtspr SPRN_MSSCR0,r0
256 mtspr SPRN_LDSTCR,r6
270 mtspr SPRN_LDSTCR,r6
282 1: mtspr SPRN_L2CR,r0 /* lock the L2 cache */
294 mtspr SPRN_L2CR,r0 /* set the hardware flush bit */
303 1: mtspr SPRN_L2CR,r3 /* disable the L2 cache */
314 mtspr SPRN_L2CR,r4
330 mtspr SPRN_L3CR,r0 /* lock the L3 cache */
335 mtspr SPRN_L3CR,r0 /* set the hardware flush bit */
341 mtspr SPRN_L3CR,r3 /* disable the L3 cache */
344 mtspr SPRN_L3CR,r4
353 mtspr SPRN_HID0,r0