Lines Matching refs:mtspr

76 	mtspr	SPRN_SRR1,r0
79 	mtspr	SPRN_SRR0,r0
110 	mtspr	SPRN_SPRG_SCRATCH0,r10;	/* save two registers to work with */\
111 	mtspr	SPRN_SPRG_SCRATCH1,r11;					     \
112 	mtspr	SPRN_SPRG_SCRATCH2,r1;					     \
265 	mtspr	SPRN_SPRG_SCRATCH0, r10 /* Save some working registers */
266 	mtspr	SPRN_SPRG_SCRATCH1, r11
275 	mtspr	SPRN_SPRG_SCRATCH3, r12
276 	mtspr	SPRN_SPRG_SCRATCH4, r9
279 	mtspr	SPRN_SPRG_SCRATCH6, r11
280 	mtspr	SPRN_SPRG_SCRATCH5, r12
302 	mtspr	SPRN_PID, r9		/* TLB will have 0 TID */
350 	mtspr   SPRN_PID, r12
357 	mtspr	SPRN_PID, r12
375 	mtspr   SPRN_PID, r12
382 	mtspr	SPRN_PID, r12
454 	mtspr	SPRN_SPRG_SCRATCH0, r10 /* Save some working registers */
455 	mtspr	SPRN_SPRG_SCRATCH1, r11
464 	mtspr	SPRN_SPRG_SCRATCH3, r12
465 	mtspr	SPRN_SPRG_SCRATCH4, r9
468 	mtspr	SPRN_SPRG_SCRATCH6, r11
469 	mtspr	SPRN_SPRG_SCRATCH5, r12
482 	mtspr	SPRN_PID, r9		/* TLB will have 0 TID */
533 	mtspr   SPRN_PID, r12
540 	mtspr	SPRN_PID, r12
554 	mtspr	SPRN_SPRG_SCRATCH0, r10	 /* Save some working registers */
555 	mtspr	SPRN_SPRG_SCRATCH1, r11
564 	mtspr	SPRN_SPRG_SCRATCH3, r12
565 	mtspr	SPRN_SPRG_SCRATCH4, r9
568 	mtspr	SPRN_SPRG_SCRATCH6, r11
569 	mtspr	SPRN_SPRG_SCRATCH5, r12
582 	mtspr	SPRN_PID, r9		/* TLB will have 0 TID */
633 	mtspr   SPRN_PID, r12
640 	mtspr	SPRN_PID, r12
708 	mtspr	SPRN_DBSR,r10
714 	mtspr	SPRN_SRR2,r12
715 	mtspr	SPRN_SRR3,r9
735 	mtspr	SPRN_TSR,r0		/* Clear the PIT exception */
809 	mtspr   SPRN_PID, r12
816 	mtspr	SPRN_PID, r12
838 	mtspr	SPRN_SPRG_THREAD,r4
866 	mtspr	SPRN_SRR0,r4
867 	mtspr	SPRN_SRR1,r3
892 	mtspr	SPRN_SRR0,r3
893 	mtspr	SPRN_SRR1,r4
920 	mtspr	SPRN_PID,r0
941 	mtspr	SPRN_EVPR,r0
948         mtspr   SPRN_DBCR0,r13
961 	mtspr	SPRN_PID,r3