Lines Matching refs:mtspr
25 mtspr SPRN_SPRG_603_LRU,r10 /* init SW LRU tracking */
77 mtspr SPRN_L2CR2,r3
96 mtspr SPRN_HID0,r8 /* enable and invalidate caches */
98 mtspr SPRN_HID0,r11 /* enable caches */
111 mtspr SPRN_HID0,r8 /* flush branch target address cache */
113 mtspr SPRN_HID0,r11
154 mtspr SPRN_MSSSR0,r11
178 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
180 mtspr SPRN_HID0,r11
259 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
261 mtspr SPRN_HID0,r11
273 mtspr SPRN_MSSCR0,r3
400 mtspr SPRN_HID0,r3
427 mtspr SPRN_MSSCR0,r4
432 mtspr SPRN_MSSSR0,r4
438 mtspr SPRN_L2CR2,r4
443 mtspr SPRN_HID1,r4
448 mtspr SPRN_ICTRL,r4
453 mtspr SPRN_LDSTCR,r4
458 mtspr SPRN_LDSTDB,r4
473 mtspr SPRN_HID2,r4
478 mtspr SPRN_HID1,r5
486 mtspr SPRN_HID1,r4