Lines Matching refs:clkctrl_offs
185 .clkctrl_offs = DM814X_CM_ALWON_MPU_CLKCTRL,
212 .clkctrl_offs = DM816X_CM_ALWON_MPU_CLKCTRL,
254 .clkctrl_offs = DM81XX_CM_ALWON_RTC_CLKCTRL,
291 .clkctrl_offs = DM81XX_CM_ALWON_UART_0_CLKCTRL,
312 .clkctrl_offs = DM81XX_CM_ALWON_UART_1_CLKCTRL,
333 .clkctrl_offs = DM81XX_CM_ALWON_UART_2_CLKCTRL,
371 .clkctrl_offs = DM81XX_CM_ALWON_WDTIMER_CLKCTRL,
408 .clkctrl_offs = DM81XX_CM_ALWON_I2C_0_CLKCTRL,
428 .clkctrl_offs = DM81XX_CM_ALWON_I2C_1_CLKCTRL,
501 .clkctrl_offs = DM81XX_CM_ALWON_GPIO_0_CLKCTRL,
527 .clkctrl_offs = DM81XX_CM_ALWON_GPIO_1_CLKCTRL,
566 .clkctrl_offs = DM81XX_CM_ALWON_GPMC_CLKCTRL,
600 .clkctrl_offs = DM81XX_CM_DEFAULT_USB_CLKCTRL,
620 .clkctrl_offs = DM81XX_CM_DEFAULT_USB_CLKCTRL,
670 .clkctrl_offs = DM816X_CM_ALWON_TIMER_1_CLKCTRL,
705 .clkctrl_offs = DM816X_CM_ALWON_TIMER_2_CLKCTRL,
725 .clkctrl_offs = DM816X_CM_ALWON_TIMER_3_CLKCTRL,
745 .clkctrl_offs = DM816X_CM_ALWON_TIMER_4_CLKCTRL,
765 .clkctrl_offs = DM816X_CM_ALWON_TIMER_5_CLKCTRL,
785 .clkctrl_offs = DM816X_CM_ALWON_TIMER_6_CLKCTRL,
805 .clkctrl_offs = DM816X_CM_ALWON_TIMER_7_CLKCTRL,
844 .clkctrl_offs = DM81XX_CM_ALWON_ETHERNET_0_CLKCTRL,
923 .clkctrl_offs = DM81XX_CM_ALWON_ETHERNET_0_CLKCTRL,
942 .clkctrl_offs = DM816X_CM_ALWON_ETHERNET_1_CLKCTRL,
975 .clkctrl_offs = DM81XX_CM_DEFAULT_SATA_CLKCTRL,
1020 .clkctrl_offs = DM814X_CM_ALWON_MMCHS_0_CLKCTRL,
1044 .clkctrl_offs = DM814X_CM_ALWON_MMCHS_1_CLKCTRL,
1068 .clkctrl_offs = DM814X_CM_ALWON_MMCHS_2_CLKCTRL,
1091 .clkctrl_offs = DM816X_CM_ALWON_SDIO_CLKCTRL,
1129 .clkctrl_offs = DM81XX_CM_ALWON_SPI_CLKCTRL,
1165 .clkctrl_offs = DM81XX_CM_ALWON_MAILBOX_CLKCTRL,
1200 .clkctrl_offs = DM81XX_CM_ALWON_SPINBOX_CLKCTRL,
1224 .clkctrl_offs = DM81XX_CM_ALWON_TPCC_CLKCTRL,
1248 .clkctrl_offs = DM81XX_CM_ALWON_TPTC0_CLKCTRL,
1279 .clkctrl_offs = DM81XX_CM_ALWON_TPTC1_CLKCTRL,
1310 .clkctrl_offs = DM81XX_CM_ALWON_TPTC2_CLKCTRL,
1341 .clkctrl_offs = DM81XX_CM_ALWON_TPTC3_CLKCTRL,