Lines Matching refs:Q
217 { A == 1, B == 2, C == 3, P == &A, Q == &C }
218 B = 4; Q = P;
219 P = &B D = *Q;
225 (Q == &A) and (D == 1)
226 (Q == &B) and (D == 2)
227 (Q == &B) and (D == 4)
229 CPU 2 는 *Q 의 로드를 요청하기 전에 P 를 Q 에 넣기 때문에 D 에 C 를 집어넣는
261 Q = READ_ONCE(P); D = READ_ONCE(*Q);
265 Q = LOAD P, D = LOAD *Q
271 Q = LOAD P, MEMORY_BARRIER, D = LOAD *Q, MEMORY_BARRIER
594 { A == 1, B == 2, C == 3, P == &A, Q == &C }
598 Q = READ_ONCE(P);
599 D = *Q;
601 여기엔 분명한 데이터 의존성이 존재하므로, 이 시퀀스가 끝났을 때 Q 는 &A 또는 &B
604 (Q == &A) 는 (D == 1) 를,
605 (Q == &B) 는 (D == 4) 를 의미합니다.
610 (Q == &B) and (D == 2) ????
621 { A == 1, B == 2, C == 3, P == &A, Q == &C }
625 Q = READ_ONCE(P);
627 D = *Q;
651 { A == 1, B == 2, C = 3, P == &A, Q == &C }
655 Q = READ_ONCE(P);
656 WRITE_ONCE(*Q, 5);
658 따라서, Q 로의 읽기와 *Q 로의 쓰기 사이에는 데이터 종속성 배리어가 필요치
662 (Q == &B) && (B == 4)
2252 다음의 예를 생각해 봅시다: 시스템은 두개의 스핀락 (M) 과 (Q), 그리고 세개의 CPU
2258 ACQUIRE M ACQUIRE Q
2261 RELEASE M RELEASE Q
2269 *E, ACQUIRE M, ACQUIRE Q, *G, *C, *F, *A, *B, RELEASE Q, *D, *H, RELEASE M
2275 *F, *G or *H preceding ACQUIRE Q
2276 *E, *F or *G following RELEASE Q
2292 spin_lock(Q)
2295 spin_unlock(Q);
2296 spin_lock(Q);
2299 spin_unlock(Q);
2313 spin_lock(Q)
2317 spin_unlock(Q);
2318 spin_lock(Q);
2322 spin_unlock(Q);
2333 spin_lock(Q)
2336 spin_unlock(Q);
2337 spin_lock(Q);
2340 spin_unlock(Q);